Philips LPC2101 - User Manual

Philips Semiconductors
UM10161
Volume 1 Chapter 22: Supplementary information
© Koninklijke Philips Electronics N.V. 2006. All rights reserved.
User manual Rev. 01 — 12 January 2006 272
continued >>
22.6 Contents
Chapter 1: General information
1.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
1.3 Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
1.4 Device information. . . . . . . . . . . . . . . . . . . . . . . 4
1.5 Architectural overview . . . . . . . . . . . . . . . . . . . 4
1.6 ARM7TDMI-S processor . . . . . . . . . . . . . . . . . . 5
1.7 On-chip flash memory system. . . . . . . . . . . . . 5
1.8 On-chip Static RAM (SRAM). . . . . . . . . . . . . . . 6
1.9 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Chapter 2: LPC2101/02/03 Memory addressing
2.1 Memory maps. . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2.2 LPC2101/02/03 memory re-mapping and boot
block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.2.1 Memory map concepts and operating modes 11
2.2.2 Memory re-mapping. . . . . . . . . . . . . . . . . . . . 12
2.3 Prefetch abort and data abort exceptions . . 13
Chapter 3: System control block
3.1 Summary of system control block functions 15
3.2 Pin description. . . . . . . . . . . . . . . . . . . . . . . . . 15
3.3 Register description . . . . . . . . . . . . . . . . . . . . 16
3.4 Crystal oscillator . . . . . . . . . . . . . . . . . . . . . . . 16
3.5 External interrupt inputs . . . . . . . . . . . . . . . . . 18
3.5.1 Register description . . . . . . . . . . . . . . . . . . . . 19
3.5.2 External Interrupt Flag register (EXTINT -
0xE01F C140) . . . . . . . . . . . . . . . . . . . . . . . . 19
3.5.3 Interrupt Wake-up register (INTWAKE -
0xE01F C144) . . . . . . . . . . . . . . . . . . . . . . . . 20
3.5.4 External Interrupt Mode register (EXTMODE -
0xE01F C148) . . . . . . . . . . . . . . . . . . . . . . . . 21
3.5.5 External Interrupt Polarity register (EXTPOLAR -
0xE01F C14C) . . . . . . . . . . . . . . . . . . . . . . . . 21
3.6 Other system controls. . . . . . . . . . . . . . . . . . . 22
3.6.1 System Control and Status flags register (SCS -
0xE01F C1A0) . . . . . . . . . . . . . . . . . . . . . . . . 23
3.7 Memory mapping control . . . . . . . . . . . . . . . . 23
3.7.1 Memory Mapping control register (MEMMAP -
0xE01F C040) . . . . . . . . . . . . . . . . . . . . . . . . 23
3.7.2 Memory mapping control usage notes . . . . . . 23
3.8 Phase Locked Loop (PLL). . . . . . . . . . . . . . . . 24
3.8.1 Register description . . . . . . . . . . . . . . . . . . . . 24
3.8.2 PLL Control register
(PLLCON - 0xE01F C080) . . . . . . . . . . . . . . . 26
3.8.3 PLL Configuration register (PLLCFG -
0xE01F C084) . . . . . . . . . . . . . . . . . . . . . . . . 27
3.8.4 PLL Status register
(PLLSTAT - 0xE01F C088). . . . . . . . . . . . . . . 27
3.8.5 PLL interrupt . . . . . . . . . . . . . . . . . . . . . . . . . 28
3.8.6 PLL modes. . . . . . . . . . . . . . . . . . . . . . . . . . . 28
3.8.7 PLL Feed register (PLLFEED - 0xE01F C08C) 29
3.8.8 PLL and Power-down mode . . . . . . . . . . . . . . 29
3.8.9 PLL frequency calculation . . . . . . . . . . . . . . . 29
3.8.10 Procedure for determining PLL settings. . . . . 30
3.8.11 PLL configuring examples . . . . . . . . . . . . . . . 30
3.9 Power control. . . . . . . . . . . . . . . . . . . . . . . . . . 31
3.9.1 Register description . . . . . . . . . . . . . . . . . . . . 31
3.9.2 Power Control register
(PCON - 0xE01F COCO). . . . . . . . . . . . . . . . 32
3.9.3 Power Control for Peripherals register (PCONP -
0xE01F COC4) . . . . . . . . . . . . . . . . . . . . . . . 32
3.9.4 Power control usage notes. . . . . . . . . . . . . . . 33
3.10 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
3.10.1 Reset Source Identification Register (RSIR -
0xE01F C180) . . . . . . . . . . . . . . . . . . . . . . . . 35
3.11 APB divider . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
3.11.1 Register description . . . . . . . . . . . . . . . . . . . . 36
3.11.2 APBDIV register (APBDIV - 0xE01F C100) . . 36
3.12 Wake-up timer . . . . . . . . . . . . . . . . . . . . . . . . . 37
3.13 Code security vs. debugging . . . . . . . . . . . . . 38
Chapter 4: Memory Acceleration Module (MAM)
4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 4.2 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39