Panasonic MN103S

Chapter 16
Appendix
Instruction Set XVI - 7
16.2 Instruction Set
MOV Dm,Dn MOV Dm,An MOV Am,Dn MOV Am,An MOV SP,An MOV Am,SP MOV PSW,Dn MOV Dm,PSW MOV MDR,Dn MOV Dm,MDR MOV (Am),Dn MOV (d8,Am),Dn MOV (d16,Am),Dn MOV (d32,Am),Dn MOV (d8,SP),Dn MOV (d16,SP),Dn MOV (d32,SP),Dn MOV (Di,Am),Dn MOV (abs16),Dn MOV (abs32),Dn MOV (Am),An MOV (d8,Am),An MOV (d16,Am),An MOV (d32,Am),An MOV (d8,SP),An MOV (d16,SP),An MOV (d32,SP),An MOV (Di,Am),An MOV (abs16),An MOV (abs32),An MOV (d8,Am),SP MOV Dm,(An) MOV Dm,(d8,An) MOV Dm,(d16,An) MOV Dm,(d32,An) MOV Dm,(d8,SP) MOV Dm,(d16,SP) MOV Dm,(d32,SP) MOV Dm,(Di,An) MOV Dm,(abs16) MOV Dm,(abs32)
Dm → Dn
Dm → An
Am → Dn Am → An SP → An An → SP
PSW(zero_ext) → Dn Dm → PSW
MDR → Dn Dm → MDR
mem32(Am) → Dn mem32(d8(sign_ext)+Am) → Dn mem32(d16(sign_ext)+Am) → Dn mem32(d32+Am) → Dn mem32(d8(zero_ext)+SP) → Dn mem32(d16(zero_ext)+SP) → Dn mem32(d32+SP) → Dn mem32(Di+Am) → Dn mem32(abs16(zero_ext)) → Dn
mem32(abs32) → Dn mem32(Am) → An mem32(d8(sign_ext)+Am) → An mem32(d16(sign_ext)+Am) → An
mem32(d32+Am) → An mem32(d8(zero_ext)+SP) → An mem32(d16(zero_ext)+SP) → An mem32(d32+SP) → An mem32(Di+Am → An mem32(abs16(zero_ext)) → An
mem32(abs32) → An mem32(d8(sign_ext)+Am) → SP Dm → mem32(An)
Dm → mem32(d8(sign_ext)+An)
Dm → mem32(d16(sign_ext)+An)
Dm → mem32(d32+An)
Dm → mem32(d8(zero_ext)+SP)
Dm → mem32(d16(zero_ext)+SP)
Dm → mem32(d32+SP)
Dm → mem32(Di+An)
Dm → mem32(abs16(zero_ext))
Dm → mem32(abs32)
- - - - - - -
z
- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
- - - - - - -
z
- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
- - - - - - -
z
- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
- - - - - - -
z
- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1 2 2 1 1 2 2 2 2 2 1 3 4 6 2 4 6 2 3 6 2 3 4 6 2 4 6 2 4 6 3 1 3 4 6 2 4 6 2 3 6
1 1 1 1 1 1 1 1 1 1 1 1 1 2 1 1 2 1 1 2 1 1 1 2 1 1 2 1 1 2 1 1 1 1 2 1 1 2 2 1 2
S0
D0 D0
S0 S0
D0 D0 D0 D0 D0
S0
D1 D2 D4
S1
D2 D4 D0
S2
D4 D0 D1 D2 D4
S1
D2 D4 D0 D2 D4 D1
S0
D1 D2 D4
S1
D2 D4 D0
S2
D4
1 1000 1111 1111 1001 0011 1111 1111 1111 1111 1111 0111 1111 1111 1111 0101 1111 1111 1111 0011 1111 1111 1111 1111 1111 0101 1111 1111 1111 1111 1111 1111 0110 1111 1111 1111 0100 1111 1111 1111 0000 1111
2 DmDn 0001 0001 AmAn 11An 0010 0010 0010 0010 0010 DnAm 1000 1010 1100 10Dn 1010 1100 0011 00Dn 1100 0000 1000 1010 1100 11An 1010 1100 0011 1010 1100 1000 DmAn 1000 1010 1100 Dm10 1010 1100 0011 Dm01 1100
3 1110 1101 1111 1110 1111 1110 1111 0000 0000 0000 <d8 1011 1011 00Dn <abs16 1010 0000 0010 0010 0010 <d8 1011 1011 10An 1010 1010 1111 0111 0001 0001 <d8 1001 1001 01Dm <abs16 1000
4 DmAn AmDn Am00 01Dn Dm11 00Dn Dm11 DnAm DnAm DnAm ....> 01Dn 01Dn DiAm .... 01Dn AnAm AnAm AnAm AnAm ....> 00An 00An DiAm 00An 00An 00Am DmAn DmAn DmAn ....> Dm01 Dm01 DiAn .... Dm01
5 <d8. <d16 <d32 <d16 <d32 .... <abs32 <d8 <d16 <d32 <d16 <d32 <abs16 <abs32 <d8 <d8 <d16 <d32 <d16 <d32. .... <abs32.
6 ...> .... .... .... .... ....> .... ....> .... .... .... .... .... .... ....> ....> .... .... .... .... ....> ....
Group
Mnemonic
Operation
Machine Code
Notes
Flag
Code Size
Cycle
For -mat
MN1030/MN103S SERIES INSTRUCTION SET
7 .... .... .... .... .... .... .... .... .... .... .... .... .... .... .... ....
8 ....> .... ....> .... .... ....> .... ....> ..... ....> .... ....> .... ....> .... ....
9 .... .... .... .... .... .... .... .... ....
10 .... .... .... .... .... .... .... .... ....
11 .... .... .... .... .... .... .... .... ....
12 ....> ....> ....> ....> ....> ....> ....> ....> ....>
13 14
MOV
VF
CF
NF ZF