Philips LPC2101 - Page 276

Philips Semiconductors
UM10161
Volume 1 Chapter 22: Supplementary information
© Koninklijke Philips Electronics N.V. 2006. All rights reserved.
User manual Rev. 01 — 12 January 2006 276
continued >>
11.9.8.2 State: 0x68 . . . . . . . . . . . . . . . . . . . . . . . . . . 153
11.9.8.3 State: 0x70 . . . . . . . . . . . . . . . . . . . . . . . . . . 153
11.9.8.4 State: 0x78 . . . . . . . . . . . . . . . . . . . . . . . . . . 153
11.9.8.5 State: 0x80 . . . . . . . . . . . . . . . . . . . . . . . . . . 154
11.9.8.6 State: 0x88 . . . . . . . . . . . . . . . . . . . . . . . . . . 154
11.9.8.7 State: 0x90 . . . . . . . . . . . . . . . . . . . . . . . . . . 154
11.9.8.8 State: 0x98 . . . . . . . . . . . . . . . . . . . . . . . . . . 154
11.9.8.9 State: 0xA0 . . . . . . . . . . . . . . . . . . . . . . . . . 154
11.9.9 Slave Transmitter states. . . . . . . . . . . . . . . . 155
11.9.9.1 State: 0xA8 . . . . . . . . . . . . . . . . . . . . . . . . . 155
11.9.9.2 State: 0xB0 . . . . . . . . . . . . . . . . . . . . . . . . . 155
11.9.9.3 State: 0xB8 . . . . . . . . . . . . . . . . . . . . . . . . . 155
11.9.9.4 State: 0xC0 . . . . . . . . . . . . . . . . . . . . . . . . . 155
11.9.9.5 State: 0xC8 . . . . . . . . . . . . . . . . . . . . . . . . . 155
Chapter 12: SPI interface (SPI0)
12.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
12.2 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
12.2.1 SPI overview. . . . . . . . . . . . . . . . . . . . . . . . . 157
12.2.2 SPI data transfers . . . . . . . . . . . . . . . . . . . . . 157
12.2.3 General information . . . . . . . . . . . . . . . . . . . 159
12.2.4 Master operation. . . . . . . . . . . . . . . . . . . . . . 159
12.2.5 Slave operation. . . . . . . . . . . . . . . . . . . . . . . 160
12.2.6 Exception conditions. . . . . . . . . . . . . . . . . . . 160
12.2.7 Read overrun . . . . . . . . . . . . . . . . . . . . . . . . 160
12.2.8 Write collision . . . . . . . . . . . . . . . . . . . . . . . . 160
12.2.9 Mode fault . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
12.2.10 Slave abort . . . . . . . . . . . . . . . . . . . . . . . . . . 161
12.3 Pin description . . . . . . . . . . . . . . . . . . . . . . . 161
12.4 Register description . . . . . . . . . . . . . . . . . . . 161
12.4.1 SPI Control Register (S0SPCR -
0xE002 0000). . . . . . . . . . . . . . . . . . . . . . . . 162
12.4.2 SPI Status Register (S0SPSR -
0xE002 0004). . . . . . . . . . . . . . . . . . . . . . . . 163
12.4.3 SPI Data Register (S0SPDR - 0xE002 0008) 164
12.4.4 SPI Clock Counter Register (S0SPCCR -
0xE002 000C) . . . . . . . . . . . . . . . . . . . . . . . 164
12.4.5 SPI Interrupt register (S0SPINT -
0xE002 001C) . . . . . . . . . . . . . . . . . . . . . . . 164
12.5 Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . 164
Chapter 13: SSP Controller (SPI1)
13.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
13.2 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
13.3 Bus description . . . . . . . . . . . . . . . . . . . . . . . 167
13.3.1 Texas Instruments Synchronous Serial (SSI)
frame format . . . . . . . . . . . . . . . . . . . . . . . . . 167
13.3.2 SPI frame format. . . . . . . . . . . . . . . . . . . . . . 168
13.3.3 Clock Polarity (CPOL) and Clock Phase (CPHA)
control. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
13.3.4 SPI format with CPOL=0,CPHA=0 . . . . . . . . 169
13.3.5 SPI format with CPOL=0,CPHA=1 . . . . . . . . 170
13.3.6 SPI format with CPOL = 1,CPHA = 0 . . . . . . 171
13.3.7 SPI format with CPOL = 1,CPHA = 1 . . . . . . 172
13.3.8 Semiconductor Microwire frame format . . . . 172
13.3.9 Setup and hold time requirements on CS with
respect to SK in Microwire mode . . . . . . . . . 174
13.4 Register description . . . . . . . . . . . . . . . . . . . 174
13.4.1 SSP Control Register 0 (SSPCR0 -
0xE006 8000). . . . . . . . . . . . . . . . . . . . . . . . 175
13.4.2 SSP Control Register 1 (SSPCR1 -
0xE006 8004). . . . . . . . . . . . . . . . . . . . . . . . 176
13.4.3 SSP Data Register (SSPDR -
0xE006 8008). . . . . . . . . . . . . . . . . . . . . . . . 177
13.4.4 SSP Status Register (SSPSR -
0xE006 800C) . . . . . . . . . . . . . . . . . . . . . . . 177
13.4.5 SSP Clock Prescale Register (SSPCPSR -
0xE006 8010). . . . . . . . . . . . . . . . . . . . . . . . 177
13.4.6 SSP Interrupt Mask Set/Clear register (SSPIMSC
- 0xE006 8014) . . . . . . . . . . . . . . . . . . . . . . 178
13.4.7 SSP Raw Interrupt Status register (SSPRIS -
0xE006 8018). . . . . . . . . . . . . . . . . . . . . . . . 178
13.4.8 SSP Masked Interrupt register (SSPMIS -
0xE006 801C) . . . . . . . . . . . . . . . . . . . . . . . 179
13.4.9 SSP Interrupt Clear Register (SSPICR -
0xE006 8020). . . . . . . . . . . . . . . . . . . . . . . . 179
Chapter 14: Analog-to-Digital Converter (ADC)
14.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
14.2 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
14.3 Pin description. . . . . . . . . . . . . . . . . . . . . . . . 180
14.4 Register description . . . . . . . . . . . . . . . . . . . 181
14.4.1 A/D Control Register (AD0CR -
0xE003 4000). . . . . . . . . . . . . . . . . . . . . . . . 182
14.4.2 A/D Global Data Register (AD0GDR -
0xE003 4004). . . . . . . . . . . . . . . . . . . . . . . . 183