Appendix A CPU Instruction Set
Rev. 7.00 Mar 10, 2005 page 540 of 652
REJ09B0042-0700
Mnemonic Operation I H N Z V C
BTST #xx:3, Rd B (#xx:3 of Rd8) → Z2 
↔↔↔↔↔↔
↔↔↔↔↔↔↔↔↔↔↔↔↔↔↔↔↔
 2
BTST #xx:3, @Rd B (#xx:3 of @Rd16) → Z4   6
BTST #xx:3, @aa:8 B (#xx:3 of @aa:8) → Z4  6
BTST Rn, Rd B (Rn8 of Rd8) → Z2   2
BTST Rn, @Rd B (Rn8 of @Rd16) → Z4   6
BTST Rn, @aa:8 B (Rn8 of @aa:8) → Z4  6
BLD #xx:3, Rd B (#xx:3 of Rd8) → C2  2
BLD #xx:3, @Rd B (#xx:3 of @Rd16) → C4  6
BLD #xx:3, @aa:8 B (#xx:3 of @aa:8) → C4 6
BILD #xx:3, Rd B (#xx:3 of Rd8) → C2  2
BILD #xx:3, @Rd B (#xx:3 of @Rd16) → C4  6
BILD #xx:3, @aa:8 B (#xx:3 of @aa:8) → C4 6
BST #xx:3, Rd B C → (#xx:3 of Rd8) 2  2
BST #xx:3, @Rd B C → (#xx:3 of @Rd16) 4  8
BST #xx:3, @aa:8 B C → (#xx:3 of @aa:8) 4  8
BIST #xx:3, Rd B C → (#xx:3 of Rd8) 2  2
BIST #xx:3, @Rd B C → (#xx:3 of @Rd16) 4  8
BIST #xx:3, @aa:8 B C → (#xx:3 of @aa:8) 4  8
BAND #xx:3, Rd B C∧(#xx:3 of Rd8) → C2  2
BAND #xx:3, @Rd B C∧(#xx:3 of @Rd16) → C4  6
BAND #xx:3, @aa:8 B C∧(#xx:3 of @aa:8) → C4 6
BIAND #xx:3, Rd B C∧(#xx:3 of Rd8) → C2  2
BIAND #xx:3, @Rd B C∧(#xx:3 of @Rd16) → C4  6
BIAND #xx:3, @aa:8 B C∧(#xx:3 of @aa:8) → C4 6
BOR #xx:3, Rd B C∨(#xx:3 of Rd8) → C2  2
BOR #xx:3, @Rd B C∨(#xx:3 of @Rd16) → C4  6
BOR #xx:3, @aa:8 B C∨(#xx:3 of @aa:8) → C4 6
BIOR #xx:3, Rd B C∨(#xx:3 of Rd8) → C2  2
BIOR #xx:3, @Rd B C∨(#xx:3 of @Rd16) → C4  6
#xx: 8/16
Rn
@Rn
@(d:16, Rn)
@−Rn/@Rn+
@aa: 8/16
@(d:8, PC)
@@aa
Implied
No. of States
Addressing Mode/
Instruction Length (bytes)
Condition Code
Operand Size
To Next Page
Loading...
