UM10360 All information provided in this document is subject to legal disclaimers. © NXP B.V. 2013. All rights reserved.
User manual Rev. 3 — 20 December 2013 826 of 841
continued >>
NXP Semiconductors
UM10360
Chapter 35: Supplementary information
14.4.6 UARTn FIFO Control Register (U0FCR -
0x4000 C008, U2FCR - 0x4009 8008, U3FCR -
0x4009 C008). . . . . . . . . . . . . . . . . . . . . . . . 306
14.4.6.1 DMA Operation. . . . . . . . . . . . . . . . . . . . . . . 306
UART receiver DMA. . . . . . . . . . . . . . . . . . . .306
UART transmitter DMA. . . . . . . . . . . . . . . . . .307
14.4.7 UARTn Line Control Register (U0LCR -
0x4000 C00C, U2LCR - 0x4009 800C, U3LCR -
0x4009 C00C) . . . . . . . . . . . . . . . . . . . . . . . 307
14.4.8 UARTn Line Status Register (U0LSR -
0x4000 C014, U2LSR - 0x4009 8014, U3LSR -
0x4009 C014). . . . . . . . . . . . . . . . . . . . . . . . 307
14.4.9 UARTn Scratch Pad Register (U0SCR -
0x4000 C01C, U2SCR - 0x4009 801C U3SCR -
0x4009 C01C) . . . . . . . . . . . . . . . . . . . . . . . 309
14.4.10 UARTn Auto-baud Control Register (U0ACR -
0x4000 C020, U2ACR - 0x4009 8020, U3ACR -
0x4009 C020). . . . . . . . . . . . . . . . . . . . . . . . 309
14.4.10.1 Auto-baud . . . . . . . . . . . . . . . . . . . . . . . . . . 310
14.4.10.2 Auto-baud modes. . . . . . . . . . . . . . . . . . . . . . 311
14.4.11 UARTn IrDA Control Register (U0ICR - 0x4000
C024, U2ICR - 0x4009 8024, U3ICR -
0x4009 C024) . . . . . . . . . . . . . . . . . . . . . . . 312
14.4.12 UARTn Fractional Divider Register (U0FDR -
0x4000 C028, U2FDR - 0x4009 8028, U3FDR -
0x4009 C028) . . . . . . . . . . . . . . . . . . . . . . . 313
14.4.12.1 Baud rate calculation . . . . . . . . . . . . . . . . . . 314
14.4.12.1.1 Example 1: PCLK = 14.7456 MHz, BR =
9600. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 316
14.4.12.1.2 Example 2: PCLK = 12 MHz, BR = 115200 316
14.4.13 UARTn Transmit Enable Register (U0TER -
0x4000 C030, U2TER - 0x4009 8030, U3TER -
0x4009 C030) . . . . . . . . . . . . . . . . . . . . . . . 316
14.5 Architecture. . . . . . . . . . . . . . . . . . . . . . . . . . 317
Chapter 15: LPC176x/5x UART1
15.1 Basic configuration . . . . . . . . . . . . . . . . . . . . 319
15.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 319
15.3 Pin description. . . . . . . . . . . . . . . . . . . . . . . . 320
15.4 Register description . . . . . . . . . . . . . . . . . . . 321
15.4.1 UART1 Receiver Buffer Register (U1RBR -
0x4001 0000, when DLAB = 0). . . . . . . . . . . 322
15.4.2 UART1 Transmitter Holding Register (U1THR -
0x4001 0000 when DLAB = 0) . . . . . . . . . . . 322
15.4.3 UART1 Divisor Latch LSB and MSB Registers
(U1DLL - 0x4001 0000 and U1DLM -
0x4001 0004, when DLAB = 1). . . . . . . . . . . 322
15.4.4 UART1 Interrupt Enable Register (U1IER -
0x4001 0004, when DLAB = 0). . . . . . . . . . . 323
15.4.5 UART1 Interrupt Identification Register (U1IIR -
0x4001 0008) . . . . . . . . . . . . . . . . . . . . . . . . 324
15.4.6 UART1 FIFO Control Register (U1FCR -
0x4001 0008) . . . . . . . . . . . . . . . . . . . . . . . . 326
15.4.6.1 DMA Operation. . . . . . . . . . . . . . . . . . . . . . . 326
UART receiver DMA. . . . . . . . . . . . . . . . . . . .327
UART transmitter DMA. . . . . . . . . . . . . . . . . .327
15.4.7 UART1 Line Control Register (U1LCR -
0x4001 000C). . . . . . . . . . . . . . . . . . . . . . . . 327
15.4.8 UART1 Modem Control Register (U1MCR -
0x4001 0010) . . . . . . . . . . . . . . . . . . . . . . . . 327
15.4.9 Auto-flow control. . . . . . . . . . . . . . . . . . . . . . 328
15.4.9.1 Auto-RTS . . . . . . . . . . . . . . . . . . . . . . . . . . . 328
15.4.9.2 Auto-CTS . . . . . . . . . . . . . . . . . . . . . . . . . . . 329
15.4.10 UART1 Line Status Register (U1LSR -
0x4001 0014) . . . . . . . . . . . . . . . . . . . . . . . . 330
15.4.11 UART1 Modem Status Register (U1MSR -
0x4001 0018) . . . . . . . . . . . . . . . . . . . . . . . . 331
15.4.12 UART1 Scratch Pad Register (U1SCR -
0x4001 001C) . . . . . . . . . . . . . . . . . . . . . . . 332
15.4.13 UART1 Auto-baud Control Register (U1ACR -
0x4001 0020) . . . . . . . . . . . . . . . . . . . . . . . . 332
15.4.14 Auto-baud . . . . . . . . . . . . . . . . . . . . . . . . . . 333
15.4.15 Auto-baud modes. . . . . . . . . . . . . . . . . . . . . 334
15.4.16 UART1 Fractional Divider Register (U1FDR -
0x4001 0028) . . . . . . . . . . . . . . . . . . . . . . . . 335
15.4.16.1 Baud rate calculation . . . . . . . . . . . . . . . . . . 336
15.4.16.1.1 Example 1: PCLK = 14.7456 MHz, BR =
9600. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 338
15.4.16.1.2 Example 2: PCLK = 12 MHz, BR = 115200 338
15.4.17 UART1 Transmit Enable Register (U1TER -
0x4001 0030) . . . . . . . . . . . . . . . . . . . . . . . . 338
15.4.18 UART1 RS485 Control register (U1RS485CTRL -
0x4001 004C) . . . . . . . . . . . . . . . . . . . . . . . 339
15.4.19 UART1 RS-485 Address Match register
(U1RS485ADRMATCH - 0x4001 0050). . . . 340
15.4.20 UART1 RS-485 Delay value register
(U1RS485DLY - 0x4001 0054) . . . . . . . . . . 340
15.4.21 RS-485/EIA-485 modes of operation . . . . . . 340
RS-485/EIA-485 Normal Multidrop Mode
(NMM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 340
RS-485/EIA-485 Auto Address Detection (AAD)
mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 341
RS-485/EIA-485 Auto Direction Control. . . . . 341
RS485/EIA-485 driver delay time. . . . . . . . . . 341
RS485/EIA-485 output inversion . . . . . . . . . . 342
To Next Page
Loading...
