ST STM32WL55JC

Contents RM0453
4/1454 RM0453 Rev 2
4.5 Secure system memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .116
4.5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
4.5.2 RSSLIB functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
4.6 Flash memory protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .117
4.6.1 Readout protection (RDP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
4.6.2 Proprietary code readout protection (PCROP) . . . . . . . . . . . . . . . . . . 121
4.6.3 Write protection (WRP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
4.6.4 CPU2 security (ESE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
4.6.5 Hide protection area (HDPAD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
4.6.6 CPU1 boot lock chain of trust . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
4.6.7 CPU2 boot lock chain of trust . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
4.7 FLASH program erase suspension . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
4.8 FLASH interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
4.8.1 Illegal access interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
4.9 Register access protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
4.10 FLASH registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
4.10.1 FLASH access control register (FLASH_ACR) . . . . . . . . . . . . . . . . . . 128
4.10.2 FLASH access control register 2 (FLASH_ACR2) . . . . . . . . . . . . . . . . 129
4.10.3 FLASH key register (FLASH_KEYR) . . . . . . . . . . . . . . . . . . . . . . . . . . 130
4.10.4 FLASH option key register (FLASH_OPTKEYR) . . . . . . . . . . . . . . . . . 130
4.10.5 FLASH status register (FLASH_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . 131
4.10.6 FLASH control register (FLASH_CR) . . . . . . . . . . . . . . . . . . . . . . . . . 133
4.10.7 FLASH ECC register (FLASH_ECCR) . . . . . . . . . . . . . . . . . . . . . . . . 135
4.10.8 FLASH option register (FLASH_OPTR) . . . . . . . . . . . . . . . . . . . . . . . 136
4.10.9 FLASH PCROP zone A start address register
(FLASH_PCROP1ASR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
4.10.10 FLASH PCROP zone A end address register
(FLASH_PCROP1AER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
4.10.11 FLASH WRP area A address register (FLASH_WRP1AR) . . . . . . . . . 140
4.10.12 FLASH WRP area B address register (FLASH_WRP1BR) . . . . . . . . . 141
4.10.13 FLASH PCROP zone B start address register
(FLASH_PCROP1BSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
4.10.14 FLASH PCROP zone B end address register
(FLASH_PCROP1BER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
4.10.15 FLASH IPCC mailbox data buffer address register
(FLASH_IPCCBR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
4.10.16 FLASH CPU2 access control register (FLASH_C2ACR) . . . . . . . . . . 144
4.10.17 FLASH CPU2 status register (FLASH_C2SR) . . . . . . . . . . . . . . . . . . 144