Status-Reporting-System
R&S
®
RTB2000
522Bedienhandbuch 1333.1611.03 ─ 05
Bit Nr. Bedeutung
3 QUEStionable-Status-Summenbit
Dieses Bit wird gesetzt, wenn im QUEStionable-Statusregister ein EVENt-Bit gesetzt wird und
das zugehörige ENABle-Bit auf 1 gesetzt ist. Ein gesetztes Bit weist auf einen fragwürdigen
Gerätezustand hin, der durch eine Abfrage des STATus:QUEStionable-Statusregisters näher
spezifiziert werden kann.
4 MAV-Bit (Message available)
Das Bit ist gesetzt, wenn im Ausgabepuffer eine Nachricht vorhanden ist, die gelesen werden
kann. Dieses Bit kann dazu verwendet werden, das Einlesen von Daten vom Gerät in den Steu-
errechner zu automatisieren.
5 ESB-Bit
Summen-Bit des Event-Status-Registers. Es wird gesetzt, wenn eines der Bits im Event-Status-
Register gesetzt und im Event-Status-Enable-Register freigegeben ist. Ist das Bit gesetzt, so
weist dies auf einen schwerwiegenden Fehler hin, der durch die Abfrage des Event-Status-
Registers näher spezifiziert werden kann.
6 MSS-Bit (Master-Status-Summenbit)
Dieses Bit ist gesetzt, wenn das Gerät eine Service Request auslöst. Das ist dann der Fall,
wenn eines der anderen Bits dieses Registers zusammen mit seinem Maskenbit im Service-
Request-Enable-Register SRE gesetzt ist.
7 STATus:OPERation-Status-Summenbit
Dieses Bit wird gesetzt, wenn im OPERation-Statusregister ein EVENt-Bit gesetzt und das
zugehörige ENABle-Bit auf 1 gesetzt ist. Ein gesetztes Bit weist darauf hin, dass, das Gerät
gerade eine Aktion durchführt. Die Art der Aktion kann durch eine Abfrage des
STATus:OPERation-Statusregisters ermittelt werden.
C.3.2 Event-Status-Register (ESR) und Event-Status-Enable-Register
(ESE)
Das ESR ist in IEEE 488.2 definiert. Es ist mit dem EVENt-Teil eines SCPI-Registers
vergleichbar. Das Event-Status-Register kann mit dem Befehl *ESR? ausgelesen wer-
den.
Das ESE entspricht dem ENABle-Teil eines SCPI-Registers. Wenn ein Bit im ESE
gesetzt ist und das zugehörige Bit im ESR von 0 nach 1 wechselt, wird das ESB-Bit im
STB gesetzt. Das ESE-Register kann mit dem Befehl *ESE gesetzt und mit dem
Befehl *ESE? gelesen werden.
Tabelle C-2: Bedeutung der Bits im Event-Status-Register
Bit-Nr. Bedeutung
0 Operation Complete
Dieses Bit wird nach Empfang des Befehls *OPC genau dann gesetzt, wenn alle vorausgehen-
den Befehle ausgeführt sind.
1 Nicht verwendet
2 Query Error
Dieses Bit wird gesetzt, wenn der Steuerrechner Daten vom Gerät lesen möchte, ohne vorher
eine Abfrage zu senden, oder wenn er angeforderte Daten nicht abholt und stattdessen neue
Anweisungen an das Gerät sendet. Häufige Ursache ist eine fehlerhafte und deshalb nicht aus-
führbare Abfrage.
Inhalt der Statusregister
To Next Page
Loading...
