Contents RM0090
36/1731 DocID018909 Rev 11
36.4.1 NOR/PSRAM address mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1533
36.4.2 NAND/PC Card address mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . 1534
36.5 NOR Flash/PSRAM controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1535
36.5.1 External memory interface signals . . . . . . . . . . . . . . . . . . . . . . . . . . . 1536
36.5.2 Supported memories and transactions . . . . . . . . . . . . . . . . . . . . . . . 1538
36.5.3 General timing rules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1539
36.5.4 NOR Flash/PSRAM controller asynchronous transactions . . . . . . . . 1540
36.5.5 Synchronous transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1558
36.5.6 NOR/PSRAM control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1564
36.6 NAND Flash/PC Card controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1571
36.6.1 External memory interface signals . . . . . . . . . . . . . . . . . . . . . . . . . . . 1572
36.6.2 NAND Flash / PC Card supported memories and transactions . . . . . 1574
36.6.3 Timing diagrams for NAND and PC Card . . . . . . . . . . . . . . . . . . . . . 1574
36.6.4 NAND Flash operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1575
36.6.5 NAND Flash pre-wait functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . 1576
36.6.6 Computation of the error correction code (ECC)
in NAND Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1577
36.6.7 PC Card/CompactFlash operations . . . . . . . . . . . . . . . . . . . . . . . . . . 1578
36.6.8 NAND Flash/PC Card control registers . . . . . . . . . . . . . . . . . . . . . . . 1580
36.6.9 FSMC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1587
37 Flexible memory controller (FMC) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1589
37.1 FMC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1589
37.2 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1590
37.3 AHB interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1591
37.3.1 Supported memories and transactions . . . . . . . . . . . . . . . . . . . . . . . 1592
37.4 External device address mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1593
37.4.1 NOR/PSRAM address mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1594
37.4.2 NAND Flash memory/PC Card address mapping . . . . . . . . . . . . . . . 1595
37.4.3 SDRAM address mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1596
37.5 NOR Flash/PSRAM controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1599
37.5.1 External memory interface signals . . . . . . . . . . . . . . . . . . . . . . . . . . . 1600
37.5.2 Supported memories and transactions . . . . . . . . . . . . . . . . . . . . . . . 1602
37.5.3 General timing rules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1604
37.5.4 NOR Flash/PSRAM controller asynchronous transactions . . . . . . . . 1604
37.5.5 Synchronous transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1621
37.5.6 NOR/PSRAM controller registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 1627
To Next Page
Loading...