Microchip Technology Microsemi UG0677 - Page 5

Microsemi Proprietary and Confidential UG0677 User Guide Revision 9.0 v
Figures
Figure 1 Transceiver Lane Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Figure 2 Transceiver Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Figure 3 Receiver Input Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Figure 4 Input Signal Path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Figure 5 CDR Lock Mode Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Figure 6 Transceiver Transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Figure 7 Transmit Output Driver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Figure 8 Enhanced Receiver Management in XCVR Configurator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Figure 9 Calibration Options for Enhanced Receiver Management Operations . . . . . . . . . . . . . . . . . . . . . . 18
Figure 10 Exposing RX_READY_CDR and RX_VAL_CDR Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Figure 11 DFE Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Figure 12 First Lock Calibration Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Figure 13 Disruption of Serial Rx Data Stream . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Figure 14 Restart after Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Figure 15 On-Demand Calibration Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Figure 16 8b10b Data Path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Figure 17 64b6xb Data Path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Figure 18 64b66b Receive Sequence For 32-Bit Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Figure 19 64b66b Receive Sequence For 64-Bit Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Figure 20 64b66b Transmit Sequence For 64-Bit Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Figure 21 64b66b Transmit Sequence For 32-Bit Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Figure 22 64b67b Transmit Sequence For 32-Bit Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Figure 23 64b67b Receive Sequence For 32-Bit Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Figure 24 Initial Receiver Detection Response For Receiver-Not-Present . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Figure 25 Initial Receiver Detection For Receiver-Present . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Figure 26 Subsequent Receiver Detection Where Prior Status Was Receiver-Not-Present . . . . . . . . . . . . . 44
Figure 27 PMA-Bus Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Figure 28 PMA Only Data Path – 80-bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Figure 29 PMA Only Data Path – Less Than or Equal to 40-bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Figure 30 Global-shared Clocking Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Figure 31 Non-Deterministic Interface With FWF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Figure 32 Non-Deterministic Interface Transmit Timing Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Figure 33 Non-Deterministic Transceiver Receive Timing Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Figure 34 Deterministic Timing Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Figure 35 Deterministic Transceiver Transmit Timing Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Figure 36 Deterministic Transceiver Receive Timing Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Figure 37 Transceiver Clock Regions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Figure 38 Transmit PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Figure 39 Spread Spectrum Clocking Modulation Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Figure 40 Using TXPLL_SSC For Upto Four Lanes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Figure 41 Using TXPLLs For Upto Four Lanes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Figure 42 FPGA Logic For TX Alignment (5 to 8 Lanes) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Figure 43 Reference Clock (REFCLK) Interface to Transmit PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Figure 44 Typical Jitter Attenuator Application Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Figure 45 Jitter Attenuation TXPLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Figure 46 JAPLL Custom Protocol Setting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Figure 47 Reference Clock Source Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Figure 48 Rx JA Clock Frequency (XCVR Configurator) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Figure 49 Dedicated Transceiver Reference Clock Inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Figure 50 REFCLK Input Pin Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Figure 51 MPF100 Transceiver and Transmit PLL Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
Figure 52 MPF200 and MPF300 Transceiver and Transmit PLL Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Figure 53 MPF500 Transceiver and Transmit PLL Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Figure 54 PMA_ARST_N Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73