Embedded Flash memory (FLASH) for category 4 devices RM0440
186/2126 RM0440 Rev 4
4.7.14 FLASH register map
Table 27. Flash interface - register map and reset values
Offset Register
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
0x00
FLASH_ACR
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
DBG_SWEN
Res.
Res.
Res.
SLEEP_PD
RUN_PD
DCRST
ICRST
DCEN
ICEN
PRFTEN
Res.
Res.
Res.
Res.
LATENCY
[3:0]
Reset value 0000110 0000
0x04
FLASH_
PDKEYR
PDKEYR[31:0]
Reset value 00 0 00000000000000000000000000000
0x08
FLASH_KEYR KEYR[31:0]
Reset value 00 0 00000000000000000000000000000
0x0C
FLASH_OPT
KEYR
OPTKEYR[31:0]
Reset value 00 0 00000000000000000000000000000
0x10
FLASH_SR
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
BSY
OPTVERR
RDERR
Res.
Res.
Res.
Res.
FASTERR
MISERR
PGSERR
SIZERR
PGAERR
WRPERR
PROGERR
Res.
OPERR
EOP
Reset value 000 0000000 00
0x14
FLASH_CR
LOCK
OPTLOCK
Res.
SEC_PROT1
OBL_LAUNCH
RDERRIE
ERRIE
EOPIE
Res.
Res.
Res.
Res.
Res.
FSTPG
OPTSTRT
STRT
Res.
Res.
Res.
Res.
Res.
PNB[7:0]
MER1
PER
PG
Reset value 11 1 0000 000 00000000000
0x18
FLASH_ECCR
ECCD
ECCC
Res.
Res.
Res.
Res.
Res.
ECCCIE
Res.
SYSF_ECC
Res.
Res.
Res.
ADDR_ECC[18:0]
Reset value 00 0 0 0000000000000000000
0x20
FLASH_OPTR
Res.
Res.
Res.
Res.
.nBOOT0
nSWBOOT0
CCMSRAM_RST
SRAM_PE
nBOOT1
PB4_PUPEN
Res.
Res.
WWDG_SW
IWDG_STBY
IWDG_STOP
IWDG_SW
Res.
nRST_SHDW
nRST_STDBY
nRST_STOP
Res.
BOR_
LEV[2:0]
RDP[7:0]
Reset value XXXXXX XXXX XXX XXXXXXXXXXX
0x24
FLASH_
PCROP1SR
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
PCROP1_STRT[15:0]
Reset value XXXXXXXXXXXXXXXX
0x28
FLASH_
PCROP1ER
PCROP_RDP.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
PCROP1_END[15:0]
Reset value x XXXXXXXXXXXXXXXX
0x2C
FLASH_
WRP1AR
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
WRP1A_END[7:0]
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
WRP1A_STRT[7:0]
Reset value XXXXXXXX XXXXXXXX
To Next Page
General
