ST STM32G474

RM0440 Rev 4 7/2126
RM0440 Contents
48
6.4.5 Power status register 1 (PWR_SR1) . . . . . . . . . . . . . . . . . . . . . . . . . . 259
6.4.6 Power status register 2 (PWR_SR2) . . . . . . . . . . . . . . . . . . . . . . . . . . 260
6.4.7 Power status clear register (PWR_SCR) . . . . . . . . . . . . . . . . . . . . . . . 261
6.4.8 Power Port A pull-up control register (PWR_PUCRA) . . . . . . . . . . . . . 262
6.4.9 Power Port A pull-down control register (PWR_PDCRA) . . . . . . . . . . 262
6.4.10 Power Port B pull-up control register (PWR_PUCRB) . . . . . . . . . . . . . 263
6.4.11 Power Port B pull-down control register (PWR_PDCRB) . . . . . . . . . . 263
6.4.12 Power Port C pull-up control register (PWR_PUCRC) . . . . . . . . . . . . 264
6.4.13 Power Port C pull-down control register (PWR_PDCRC) . . . . . . . . . . 264
6.4.14 Power Port D pull-up control register (PWR_PUCRD) . . . . . . . . . . . . 265
6.4.15 Power Port D pull-down control register (PWR_PDCRD) . . . . . . . . . . 265
6.4.16 Power Port E pull-up control register (PWR_PUCRE) . . . . . . . . . . . . . 266
6.4.17 Power Port E pull-down control register (PWR_PDCRE) . . . . . . . . . . 266
6.4.18 Power Port F pull-up control register (PWR_PUCRF) . . . . . . . . . . . . . 267
6.4.19 Power Port F pull-down control register (PWR_PDCRF) . . . . . . . . . . 267
6.4.20 Power Port G pull-up control register (PWR_PUCRG) . . . . . . . . . . . . 268
6.4.21 Power Port G pull-down control register (PWR_PDCRG) . . . . . . . . . . 268
6.4.22 Power control register (PWR_CR5) . . . . . . . . . . . . . . . . . . . . . . . . . . . 269
6.4.23 PWR register map and reset value table . . . . . . . . . . . . . . . . . . . . . . . 270
7 Reset and clock control (RCC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
7.1 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
7.1.1 Power reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
7.1.2 System reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
7.1.3 RTC domain reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274
7.2 Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274
7.2.1 HSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 278
7.2.2 HSI16 clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279
7.2.3 HSI48 clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280
7.2.4 PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280
7.2.5 LSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280
7.2.6 LSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281
7.2.7 System clock (SYSCLK) selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281
7.2.8 Clock source frequency versus voltage scaling . . . . . . . . . . . . . . . . . . 282
7.2.9 Clock security system (CSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282
7.2.10 Clock security system on LSE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282
7.2.11 ADC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283