ST STM32G473

RM0440 Rev 4 3/2126
RM0440 Contents
48
3.3.2 Error code correction (ECC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
3.3.3 Read access latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
3.3.4 Adaptive real-time memory accelerator (ART Accelerator) . . . . . . . . . . 98
3.3.5 Flash program and erase operations . . . . . . . . . . . . . . . . . . . . . . . . . . 100
3.3.6 Flash main memory erase sequences . . . . . . . . . . . . . . . . . . . . . . . . . 101
3.3.7 Flash main memory programming sequences . . . . . . . . . . . . . . . . . . . 102
3.3.8 Read-while-write (RWW) available only in dual bank mode
(DBANK=1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
3.4 FLASH option bytes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
3.4.1 Option bytes description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
3.4.2 Option bytes programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
3.5 FLASH memory protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .119
3.5.1 Read protection (RDP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
3.5.2 Proprietary code readout protection (PCROP) . . . . . . . . . . . . . . . . . . 122
3.5.3 Write protection (WRP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
3.5.4 Securable memory area . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
3.5.5 Disabling core debug access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
3.5.6 Forcing boot from Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
3.6 FLASH interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
3.7 FLASH registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
3.7.1 Flash access control register (FLASH_ACR) . . . . . . . . . . . . . . . . . . . 127
3.7.2 Flash Power-down key register (FLASH_PDKEYR) . . . . . . . . . . . . . . 128
3.7.3 Flash key register (FLASH_KEYR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
3.7.4 Flash option key register (FLASH_OPTKEYR) . . . . . . . . . . . . . . . . . . 129
3.7.5 Flash status register (FLASH_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
3.7.6 Flash control register (FLASH_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
3.7.7 Flash ECC register (FLASH_ECCR) . . . . . . . . . . . . . . . . . . . . . . . . . . 134
3.7.8 Flash option register (FLASH_OPTR) . . . . . . . . . . . . . . . . . . . . . . . . . 136
3.7.9 Flash PCROP1 Start address register (FLASH_PCROP1SR) . . . . . . 138
3.7.10 Flash PCROP1 End address register (FLASH_PCROP1ER) . . . . . . . 139
3.7.11 Flash Bank 1 WRP area A address register (FLASH_WRP1AR) . . . . 140
3.7.12 Flash Bank 1 WRP area B address register (FLASH_WRP1BR) . . . . 140
3.7.13 Flash PCROP2 Start address register (FLASH_PCROP2SR) . . . . . . 141
3.7.14 Flash PCROP2 End address register (FLASH_PCROP2ER) . . . . . . . 141
3.7.15 Flash Bank 2 WRP area A address register (FLASH_WRP2AR) . . . . 142
3.7.16 Flash Bank 2 WRP area B address register (FLASH_WRP2BR) . . . . 143
3.7.17 Flash Securable area bank1 register (FLASH_SEC1R) . . . . . . . . . . . 143