RM0440 Rev 4 47/2126
RM0440 Contents
48
46.7.12 UCPD receive data register (UCPD_RXDR) . . . . . . . . . . . . . . . . . . . 2076
46.7.13 UCPD Rx ordered set extension register 1
(UCPD_RX_ORDEXTR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2076
46.7.14 UCPD Rx ordered set extension register 2
(UCPD_RX_ORDEXTR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2077
46.7.15 UCPD register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2077
47 Debug support (DBG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2080
47.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2080
47.2 Reference Arm® documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2081
47.3 SWJ debug port (serial wire and JTAG) . . . . . . . . . . . . . . . . . . . . . . . . 2081
47.3.1 Mechanism to select the JTAG-DP or the SW-DP . . . . . . . . . . . . . . . 2082
47.4 Pinout and debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2082
47.4.1 SWJ debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2083
47.4.2 Flexible SWJ-DP pin assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2083
47.4.3 Internal pull-up and pull-down on JTAG pins . . . . . . . . . . . . . . . . . . . 2084
47.4.4 Using serial wire and releasing the unused debug pins as GPIOs . . 2085
47.5 STM32G4 Series JTAG TAP connection . . . . . . . . . . . . . . . . . . . . . . . 2085
47.6 ID codes and locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2086
47.6.1 MCU device ID code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2087
47.6.2 Boundary scan TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2087
47.6.3 Cortex
®
-M4 with FPU TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2087
47.6.4 Cortex
®
-M4 with FPU JEDEC-106 ID code . . . . . . . . . . . . . . . . . . . . 2088
47.7 JTAG debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2088
47.8 SW debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2090
47.8.1 SW protocol introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2090
47.8.2 SW protocol sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2090
47.8.3 SW-DP state machine (reset, idle states, ID code) . . . . . . . . . . . . . . 2091
47.8.4 DP and AP read/write accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2091
47.8.5 SW-DP registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2092
47.8.6 SW-AP registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2093
47.9 AHB-AP (AHB access port) - valid for both JTAG-DP
and SW-DP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2093
47.10 Core debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2094
47.11 Capability of the debugger host to connect under system reset . . . . . 2094
47.12 FPB (Flash patch breakpoint) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2095
To Next Page
Loading...
Need help?
General
