Contents RM0401
6/771 RM0401 Rev 3
6.4.3 GPIO port output speed register (GPIOx_OSPEEDR)
(x = A..C and H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
6.4.4 GPIO port pull-up/pull-down register (GPIOx_PUPDR)
(x = A..C and H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
6.4.5 GPIO port input data register (GPIOx_IDR) (x = A..C and H) . . . . . . . 149
6.4.6 GPIO port output data register (GPIOx_ODR) (x = A..C and H) . . . . . 149
6.4.7 GPIO port bit set/reset register (GPIOx_BSRR) (x = A..C and H) . . . . 149
6.4.8 GPIO port configuration lock register (GPIOx_LCKR)
(x = A..C and H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
6.4.9 GPIO alternate function low register (GPIOx_AFRL) (x = A..C and H) 151
6.4.10 GPIO alternate function high register (GPIOx_AFRH)
(x = A..C and H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
6.4.11 GPIO register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
7 System configuration controller (SYSCFG) . . . . . . . . . . . . . . . . . . . . 155
7.1 I/O compensation cell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
7.2 SYSCFG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
7.2.1 SYSCFG memory remap register (SYSCFG_MEMRMP) . . . . . . . . . . 155
7.2.2 SYSCFG peripheral mode configuration register (SYSCFG_PMC) . . 156
7.2.3 SYSCFG external interrupt configuration register 1
(SYSCFG_EXTICR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
7.2.4 SYSCFG external interrupt configuration register 2
(SYSCFG_EXTICR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
7.2.5 SYSCFG external interrupt configuration register 3
(SYSCFG_EXTICR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
7.2.6 SYSCFG external interrupt configuration register 4
(SYSCFG_EXTICR4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
7.2.7 SYSCFG configuration register 2 (SYSCFG_CFGR2) . . . . . . . . . . . . 159
7.2.8 Compensation cell control register (SYSCFG_CMPCR) . . . . . . . . . . . 159
7.2.9 Compensation cell control register (SYSCFG_CFGR) . . . . . . . . . . . . 160
7.2.10 SYSCFG register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
8 Direct memory access controller (DMA) . . . . . . . . . . . . . . . . . . . . . . . 162
8.1 DMA introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
8.2 DMA main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
8.3 DMA functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
8.3.1 DMA block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
8.3.2 DMA overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
8.3.3 DMA transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
To Next Page
Loading...
Need help?
General
