Contents RM0440
8/2126 RM0440 Rev 4
7.2.12 RTC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283
7.2.13 Timer clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 284
7.2.14 Watchdog clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 284
7.2.15 Clock-out capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 284
7.2.16 Internal/external clock measurement with TIM5/TIM15/TIM16/TIM17 . 284
7.2.17 Peripheral clock enable register
(RCC_AHBxENR, RCC_APBxENRy) . . . . . . . . . . . . . . . . . . . . . . . . . 287
7.3 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287
7.4 RCC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289
7.4.1 Clock control register (RCC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289
7.4.2 Internal clock sources calibration register (RCC_ICSCR) . . . . . . . . . . 290
7.4.3 Clock configuration register (RCC_CFGR) . . . . . . . . . . . . . . . . . . . . . 291
7.4.4 PLL configuration register (RCC_PLLCFGR) . . . . . . . . . . . . . . . . . . . 293
7.4.5 Clock interrupt enable register (RCC_CIER) . . . . . . . . . . . . . . . . . . . . 296
7.4.6 Clock interrupt flag register (RCC_CIFR) . . . . . . . . . . . . . . . . . . . . . . 297
7.4.7 Clock interrupt clear register (RCC_CICR) . . . . . . . . . . . . . . . . . . . . . 298
7.4.8 AHB1 peripheral reset register (RCC_AHB1RSTR) . . . . . . . . . . . . . . 299
7.4.9 AHB2 peripheral reset register (RCC_AHB2RSTR) . . . . . . . . . . . . . . 301
7.4.10 AHB3 peripheral reset register (RCC_AHB3RSTR) . . . . . . . . . . . . . . 303
7.4.11 APB1 peripheral reset register 1 (RCC_APB1RSTR1) . . . . . . . . . . . . 303
7.4.12 APB1 peripheral reset register 2 (RCC_APB1RSTR2) . . . . . . . . . . . . 306
7.4.13 APB2 peripheral reset register (RCC_APB2RSTR) . . . . . . . . . . . . . . 306
7.4.14 AHB1 peripheral clock enable register (RCC_AHB1ENR) . . . . . . . . . 308
7.4.15 AHB2 peripheral clock enable register (RCC_AHB2ENR) . . . . . . . . . 309
7.4.16 AHB3 peripheral clock enable register(RCC_AHB3ENR) . . . . . . . . . . 311
7.4.17 APB1 peripheral clock enable register 1 (RCC_APB1ENR1) . . . . . . . 312
7.4.18 APB1 peripheral clock enable register 2 (RCC_APB1ENR2) . . . . . . . 314
7.4.19 APB2 peripheral clock enable register (RCC_APB2ENR) . . . . . . . . . . 316
7.4.20 AHB1 peripheral clocks enable in Sleep and Stop modes register
(RCC_AHB1SMENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317
7.4.21 AHB2 peripheral clocks enable in Sleep and Stop modes register
(RCC_AHB2SMENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 319
7.4.22 AHB3 peripheral clocks enable in Sleep and Stop modes register
(RCC_AHB3SMENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 321
7.4.23 APB1 peripheral clocks enable in Sleep and Stop modes register 1
(RCC_APB1SMENR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 321
7.4.24 APB1 peripheral clocks enable in Sleep and Stop modes register 2
(RCC_APB1SMENR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324
To Next Page
Loading...
Need help?
General
