UM10462 All information provided in this document is subject to legal disclaimers. © NXP B.V. 2016. All rights reserved.
User manual Rev. 5.5 — 21 December 2016 514 of 523
NXP Semiconductors
UM10462
Chapter 25: Supplementary information
Chapter 4: LPC11U3x/2x/1x Power Management Unit (PMU)
4.1 How to read this chapter. . . . . . . . . . . . . . . . . 56
4.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
4.3 Register description . . . . . . . . . . . . . . . . . . . . 56
4.3.1 Power control register . . . . . . . . . . . . . . . . . . 56
4.3.2 General purpose registers 0 to 3 . . . . . . . . . 57
4.3.3 General purpose register 4 . . . . . . . . . . . . . . 57
4.4 Functional description . . . . . . . . . . . . . . . . . . 58
Chapter 5: LPC11U3x/2x/1x Power profiles
5.1 How to read this chapter. . . . . . . . . . . . . . . . . 59
5.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
5.3 Basic configuration . . . . . . . . . . . . . . . . . . . . . 59
5.4 General description. . . . . . . . . . . . . . . . . . . . . 59
5.5 Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
5.6 Clocking routine . . . . . . . . . . . . . . . . . . . . . . . 61
5.6.1 set_pll . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
5.6.1.1 Param0: system PLL input frequency and
Param1: expected system clock. . . . . . . . . . . 62
5.6.1.2 Param2: mode . . . . . . . . . . . . . . . . . . . . . . . . 62
5.6.1.3 Param3: system PLL lock time-out. . . . . . . . . 62
5.6.1.4 Code examples. . . . . . . . . . . . . . . . . . . . . . . . 63
5.6.1.4.1 Invalid frequency (device maximum clock rate
exceeded). . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
5.6.1.4.2 Invalid frequency selection (system clock divider
restrictions). . . . . . . . . . . . . . . . . . . . . . . . . . . 63
5.6.1.4.3 Exact solution cannot be found (PLL) . . . . . . 63
5.6.1.4.4 System clock less than or equal to the expected
value . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
5.6.1.4.5 System clock greater than or equal to the
expected value. . . . . . . . . . . . . . . . . . . . . . . . 64
5.6.1.4.6 System clock approximately equal to the expected
value . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
5.7 Power routine . . . . . . . . . . . . . . . . . . . . . . . . . 64
5.7.1 set_power . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
5.7.1.1 Param0: main clock . . . . . . . . . . . . . . . . . . . . 66
5.7.1.2 Param1: mode . . . . . . . . . . . . . . . . . . . . . . . . 66
5.7.1.3 Param2: system clock . . . . . . . . . . . . . . . . . . 66
5.7.1.4 Code examples . . . . . . . . . . . . . . . . . . . . . . . 66
5.7.1.4.1 Invalid frequency (device maximum clock rate
exceeded) . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
5.7.1.4.2 An applicable power setup. . . . . . . . . . . . . . . 66
Chapter 6: LPC11U3x/2x/1x NVIC
6.1 How to read this chapter. . . . . . . . . . . . . . . . . 68
6.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
6.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
6.4 Interrupt sources . . . . . . . . . . . . . . . . . . . . . . . 68
6.5 Register description . . . . . . . . . . . . . . . . . . . . 70
6.5.1 Interrupt Set Enable Register 0 register . . . . 71
6.5.2 Interrupt clear enable register 0 . . . . . . . . . . . 72
6.5.3 Interrupt Set Pending Register 0 register . . . . 73
6.5.4 Interrupt Clear Pending Register 0 register . . 74
6.5.5 Interrupt Active Bit Register 0 . . . . . . . . . . . . 75
6.5.6 Interrupt Priority Register 0 . . . . . . . . . . . . . . 76
6.5.7 Interrupt Priority Register 1 . . . . . . . . . . . . . . 77
6.5.8 Interrupt Priority Register 2 . . . . . . . . . . . . . . 77
6.5.9 Interrupt Priority Register 3 . . . . . . . . . . . . . . 77
6.5.10 Interrupt Priority Register 4 . . . . . . . . . . . . . . 78
6.5.11 Interrupt Priority Register 5 . . . . . . . . . . . . . . 78
6.5.12 Interrupt Priority Register 6 . . . . . . . . . . . . . . 78
6.5.13 Interrupt Priority Register 7 . . . . . . . . . . . . . . 79
Chapter 7: LPC11U3x/2x/1x I/O configuration
7.1 How to read this chapter. . . . . . . . . . . . . . . . . 80
7.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
7.3 General description. . . . . . . . . . . . . . . . . . . . . 80
7.3.1 Pin function. . . . . . . . . . . . . . . . . . . . . . . . . . . 81
7.3.2 Pin mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
7.3.3 Hysteresis. . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
7.3.4 Input inverter. . . . . . . . . . . . . . . . . . . . . . . . . . 82
7.3.5 Input glitch filter . . . . . . . . . . . . . . . . . . . . . . . 82
7.3.6 Open-drain mode . . . . . . . . . . . . . . . . . . . . . . 82
7.3.7 Analog mode . . . . . . . . . . . . . . . . . . . . . . . . . 82
7.3.8 I
2
C mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
7.3.9 RESET
pin (pin RESET_PIO0_0). . . . . . . . . . 83
7.3.10 WAKEUP pin (pin PIO0_16). . . . . . . . . . . . . . 83
7.4 Register description . . . . . . . . . . . . . . . . . . . . 84
7.4.1 I/O configuration registers . . . . . . . . . . . . . . . 86
7.4.1.1 RESET_PIO0_0 register . . . . . . . . . . . . . . . . 86
7.4.1.2 PIO0_1 register . . . . . . . . . . . . . . . . . . . . . . . 87
7.4.1.3 PIO0_2 register . . . . . . . . . . . . . . . . . . . . . . . 88
7.4.1.4 PIO0_3 register . . . . . . . . . . . . . . . . . . . . . . . 88
7.4.1.5 PIO0_4 register . . . . . . . . . . . . . . . . . . . . . . . 89
7.4.1.6 PIO0_5 register . . . . . . . . . . . . . . . . . . . . . . . 89
7.4.1.7 PIO0_6 register . . . . . . . . . . . . . . . . . . . . . . . 90
7.4.1.8 PIO0_7 register . . . . . . . . . . . . . . . . . . . . . . . 91
7.4.1.9 PIO0_8 register . . . . . . . . . . . . . . . . . . . . . . . 91
7.4.1.10 PIO0_9 register . . . . . . . . . . . . . . . . . . . . . . . 92
7.4.1.11 SWCLK_PIO0_10 register. . . . . . . . . . . . . . . 93
7.4.1.12 TDI_PIO0_11 register . . . . . . . . . . . . . . . . . . 94
7.4.1.13 TMS_PIO0_12 register . . . . . . . . . . . . . . . . . 95
7.4.1.14 PIO0_13 register . . . . . . . . . . . . . . . . . . . . . . 96
7.4.1.15 TRST_PIO0_14 register . . . . . . . . . . . . . . . . 97
7.4.1.16 SWDIO_PIO0_15 register . . . . . . . . . . . . . . . 98
7.4.1.17 PIO0_16 register . . . . . . . . . . . . . . . . . . . . . . 99
7.4.1.18 PIO0_17 register . . . . . . . . . . . . . . . . . . . . . 100
7.4.1.19 PIO0_18 register . . . . . . . . . . . . . . . . . . . . . 100
To Next Page
Loading...
Need help?
General
