UM10462 All information provided in this document is subject to legal disclaimers. © NXP B.V. 2016. All rights reserved.
User manual Rev. 5.5 — 21 December 2016 515 of 523
NXP Semiconductors
UM10462
Chapter 25: Supplementary information
7.4.1.20 PIO0_19 register . . . . . . . . . . . . . . . . . . . . . 101
7.4.1.21 PIO0_20 register . . . . . . . . . . . . . . . . . . . . . 102
7.4.1.22 PIO0_21 register . . . . . . . . . . . . . . . . . . . . . 103
7.4.1.23 PIO0_22 register . . . . . . . . . . . . . . . . . . . . . 103
7.4.1.24 PIO0_23 register . . . . . . . . . . . . . . . . . . . . . 104
7.4.1.25 PIO1_0 register . . . . . . . . . . . . . . . . . . . . . . 105
7.4.1.26 PIO1_1 register . . . . . . . . . . . . . . . . . . . . . . 106
7.4.1.27 PIO1_2 register . . . . . . . . . . . . . . . . . . . . . . 107
7.4.1.28 PIO1_3 register . . . . . . . . . . . . . . . . . . . . . . 107
7.4.1.29 PIO1_4 register . . . . . . . . . . . . . . . . . . . . . . 108
7.4.1.30 PIO1_5 register . . . . . . . . . . . . . . . . . . . . . . 109
7.4.1.31 PIO1_6 register . . . . . . . . . . . . . . . . . . . . . . 109
7.4.1.32 PIO1_7 register . . . . . . . . . . . . . . . . . . . . . . 110
7.4.1.33 PIO1_8 register . . . . . . . . . . . . . . . . . . . . . . 111
7.4.1.34 PIO1_9 register . . . . . . . . . . . . . . . . . . . . . . 112
7.4.1.35 PIO1_10 register . . . . . . . . . . . . . . . . . . . . . 112
7.4.1.36 PIO1_11 register. . . . . . . . . . . . . . . . . . . . . . 113
7.4.1.37 PIO1_12 register . . . . . . . . . . . . . . . . . . . . . 114
7.4.1.38 PIO1_13 register . . . . . . . . . . . . . . . . . . . . . . 114
7.4.1.39 PIO1_14 register . . . . . . . . . . . . . . . . . . . . . . 115
7.4.1.40 PIO1_15 register . . . . . . . . . . . . . . . . . . . . . . 116
7.4.1.41 PIO1_16 register . . . . . . . . . . . . . . . . . . . . . . 117
7.4.1.42 PIO1_17 register . . . . . . . . . . . . . . . . . . . . . . 117
7.4.1.43 PIO1_18 register . . . . . . . . . . . . . . . . . . . . . . 118
7.4.1.44 PIO1_19 register . . . . . . . . . . . . . . . . . . . . . . 119
7.4.1.45 PIO1_20 register . . . . . . . . . . . . . . . . . . . . . 120
7.4.1.46 PIO1_21 register . . . . . . . . . . . . . . . . . . . . . 120
7.4.1.47 PIO1_22 register . . . . . . . . . . . . . . . . . . . . . 121
7.4.1.48 PIO1_23 register . . . . . . . . . . . . . . . . . . . . . 122
7.4.1.49 PIO1_24 register . . . . . . . . . . . . . . . . . . . . . 123
7.4.1.50 PIO1_25 register . . . . . . . . . . . . . . . . . . . . . 123
7.4.1.51 PIO1_26 register . . . . . . . . . . . . . . . . . . . . . 124
7.4.1.52 PIO1_27 register . . . . . . . . . . . . . . . . . . . . . 125
7.4.1.53 PIO1_28 register . . . . . . . . . . . . . . . . . . . . . 125
7.4.1.54 PIO1_29 register . . . . . . . . . . . . . . . . . . . . . 126
7.4.1.55 PIO1_31 register . . . . . . . . . . . . . . . . . . . . . 127
Chapter 8: LPC11U3x/2x/1x Pin configuration
8.1 How to read this chapter. . . . . . . . . . . . . . . . 128
8.2 Pin configuration . . . . . . . . . . . . . . . . . . . . . . 129
8.2.1 LPC11U1x pin description . . . . . . . . . . . . . . 132
8.2.2 LPC11U2x pin description . . . . . . . . . . . . . . 139
8.2.3 LPC11U3x pin description . . . . . . . . . . . . . . 145
Chapter 9: LPC11U3x/2x/1x GPIO
9.1 How to read this chapter. . . . . . . . . . . . . . . . 153
9.2 Basic configuration . . . . . . . . . . . . . . . . . . . . 153
9.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
9.3.1 GPIO pin interrupt features. . . . . . . . . . . . . . 153
9.3.2 GPIO group interrupt features . . . . . . . . . . . 153
9.3.3 GPIO port features . . . . . . . . . . . . . . . . . . . . 154
9.4 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . 154
9.4.1 GPIO pin interrupts. . . . . . . . . . . . . . . . . . . . 154
9.4.2 GPIO group interrupt . . . . . . . . . . . . . . . . . . 154
9.4.3 GPIO port . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
9.5 Register description . . . . . . . . . . . . . . . . . . . 154
9.5.1 GPIO pin interrupts register description . . . . 157
9.5.1.1 Pin interrupt mode register . . . . . . . . . . . . . . 157
9.5.1.2 Pin interrupt level (rising edge) interrupt enable
register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
9.5.1.3 Pin interrupt level (rising edge) interrupt set
register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
9.5.1.4 Pin interrupt level (rising edge interrupt) clear
register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
9.5.1.5 Pin interrupt active level (falling edge) interrupt
enable register . . . . . . . . . . . . . . . . . . . . . . . 158
9.5.1.6 Pin interrupt active level (falling edge) interrupt set
register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
9.5.1.7 Pin interrupt active level (falling edge interrupt)
clear register. . . . . . . . . . . . . . . . . . . . . . . . . 159
9.5.1.8 Pin interrupt rising edge register. . . . . . . . . . 160
9.5.1.9 Pin interrupt falling edge register . . . . . . . . . 160
9.5.1.10 Pin interrupt status register . . . . . . . . . . . . . 161
9.5.2 GPIO GROUP0/GROUP1 interrupt register
description . . . . . . . . . . . . . . . . . . . . . . . . . . 161
9.5.2.1 Grouped interrupt control register . . . . . . . . 161
9.5.2.2 GPIO grouped interrupt port polarity
registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
9.5.2.3 GPIO grouped interrupt port enable registers 162
9.5.3 GPIO port register description . . . . . . . . . . . 163
9.5.3.1 GPIO port byte pin registers . . . . . . . . . . . . 163
9.5.3.2 GPIO port word pin registers . . . . . . . . . . . . 163
9.5.3.3 GPIO port direction registers . . . . . . . . . . . . 164
9.5.3.4 GPIO port mask registers . . . . . . . . . . . . . . 164
9.5.3.5 GPIO port pin registers . . . . . . . . . . . . . . . . 165
9.5.3.6 GPIO masked port pin registers. . . . . . . . . . 165
9.5.3.7 GPIO port set registers . . . . . . . . . . . . . . . . 166
9.5.3.8 GPIO port clear registers . . . . . . . . . . . . . . . 166
9.5.3.9 GPIO port toggle registers . . . . . . . . . . . . . . 166
9.6 Functional description . . . . . . . . . . . . . . . . . 167
9.6.1 Reading pin state. . . . . . . . . . . . . . . . . . . . . 167
9.6.2 GPIO output. . . . . . . . . . . . . . . . . . . . . . . . . 167
9.6.3 Masked I/O. . . . . . . . . . . . . . . . . . . . . . . . . . 168
9.6.4 GPIO Interrupts . . . . . . . . . . . . . . . . . . . . . . 168
9.6.4.1 Pin interrupts . . . . . . . . . . . . . . . . . . . . . . . . 168
9.6.4.2 Group interrupts. . . . . . . . . . . . . . . . . . . . . . 169
9.6.5 Recommended practices . . . . . . . . . . . . . . . 169
Chapter 10: LPC11U3x/2x/1x USB on-chip drivers
10.1 How to read this chapter. . . . . . . . . . . . . . . . 170
10.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . 170
10.3 USB driver functions . . . . . . . . . . . . . . . . . . 170
10.4 Calling the USB device driver . . . . . . . . . . . 171