Xilinx Virtex-6 FPGA User Manual

Virtex-6 FPGA GTX Transceivers User Guide www.xilinx.com 51
UG366 (v2.5) January 17, 2011
Implementation
X-Ref Target - Figure 1-14
Figure 1-14: Placement Diagram for the FF1156 Package (5 of 5)
LX130T: GTXE1_X0Y3
LX195T: GTXE1_X0Y3
LX240T: GTXE1_X0Y3
LX365T: GTXE1_X0Y3
SX315T: GTXE1_X0Y3
SX475T: GTXE1_X0Y11
LX130T: GTXE1_X0Y2
LX195T: GTXE1_X0Y2
LX240T: GTXE1_X0Y2
LX365T: GTXE1_X0Y2
SX315T: GTXE1_X0Y2
SX475T: GTXE1_X0Y10
QUAD_112
LX130T: GTXE1_X0Y1
LX195T: GTXE1_X0Y1
LX240T: GTXE1_X0Y1
LX365T: GTXE1_X0Y1
SX315T: GTXE1_X0Y1
SX475T: GTXE1_X0Y9
LX130T: GTXE1_X0Y0
LX195T: GTXE1_X0Y0
LX240T: GTXE1_X0Y0
LX365T: GTXE1_X0Y0
SX315T: GTXE1_X0Y0
SX475T: GTXE1_X0Y8
AJ3
AJ4
AK1
AK2
AL3
AL4
AM1
AM2
AH6
AH5
AK6
AK5
AM5
AM6
AN3
AN4
AP5
AP6
AP1
AP2
MGTRXP3_112
MGTRXN3_112
MGTTXP3_112
MGTTXN3_112
MGTRXP2_112
MGTRXN2_112
MGTTXP2_112
MGTTXN2_112
MGTREFCLK1P_112
MGTREFCLK1N_112
MGTREFCLK0P_112
MGTREFCLK0N_112
MGTRXP1_112
MGTRXN1_112
MGTTXP1_112
MGTTXN1_112
MGTRXP0_112
MGTRXN0_112
MGTTXP0_112
MGTTXN0_112
UG366_c1_14_051509
www.BDTIC.com/XILINX

Xilinx Virtex-6 FPGA Specifications

General

Brand	Xilinx
Model	Virtex-6 FPGA
Category	Transceiver
Language	English