Xilinx Virtex-6 FPGA

58 www.xilinx.com Virtex-6 FPGA GTX Transceivers User Guide
UG366 (v2.5) January 17, 2011
Chapter 1: Transceiver and Tool Overview
X-Ref Target - Figure 1-21
Figure 1-21: Placement Diagram for the FF1759 Package (7 of 9)
LX240T: GTXE1_X0Y3
LX365T: GTXE1_X0Y3
LX550T: GTXE1_X0Y11
SX315T: GTXE1_X0Y3
SX475T: GTXE1_X0Y11
LX240T: GTXE1_X0Y2
LX365T: GTXE1_X0Y2
LX550T: GTXE1_X0Y10
SX315T: GTXE1_X0Y2
SX475T: GTXE1_X0Y10
QUAD_112
LX240T: GTXE1_X0Y1
LX365T: GTXE1_X0Y1
LX550T: GTXE1_X0Y9
SX315T: GTXE1_X0Y1
SX475T: GTXE1_X0Y9
LX240T: GTXE1_X0Y0
LX365T: GTXE1_X0Y0
LX550T: GTXE1_X0Y8
SX315T: GTXE1_X0Y0
SX475T: GTXE1_X0Y8
AJ5
AJ6
AL1
AL2
AL5
AL6
AM3
AM4
AH8
AH7
AK8
AK7
AM7
AM8
AN1
AN2
AN5
AN6
AP3
AP4
MGTTXP0_112
MGTTXN0_112
MGTRXP0_112
MGTRXN0_112
MGTTXP1_112
MGTTXN1_112
MGTRXP1_112
MGTRXN1_112
MGTREFCLK0P_112
MGTREFCLK0N_112
MGTREFCLK1P_112
MGTREFCLK1N_112
MGTTXP2_112
MGTTXN2_112
MGTRXP2_112
MGTRXN2_112
MGTTXP3_112
MGTTXN3_112
MGTRXP3_112
MGTRXN3_112
UG366_c1_21_051509
www.BDTIC.com/XILINX