NXP Semiconductors LPC1311 User Manual

UM10375 All information provided in this document is subject to legal disclaimers. © NXP B.V. 2011. All rights reserved.
User manual Rev. 3 — 14 June 2011 365 of 368
NXP Semiconductors
UM10375
Chapter 23: LPC13xx Supplementary information
13.11.3 Slave Receiver mode . . . . . . . . . . . . . . . . . . 232
13.11.4 Slave Transmitter mode . . . . . . . . . . . . . . . . 236
13.11.5 Miscellaneous states . . . . . . . . . . . . . . . . . . 238
13.11.5.1 I2STAT = 0xF8 . . . . . . . . . . . . . . . . . . . . . . . 238
13.11.5.2 I2STAT = 0x00 . . . . . . . . . . . . . . . . . . . . . . . 238
13.11.6 Some special cases . . . . . . . . . . . . . . . . . . . 239
13.11.6.1 Simultaneous Repeated START conditions from
two masters . . . . . . . . . . . . . . . . . . . . . . . . . 239
13.11.6.2 Data transfer after loss of arbitration . . . . . . 240
13.11.6.3 Forced access to the I
2
C-bus . . . . . . . . . . . . 240
13.11.6.4 I
2
C-bus obstructed by a LOW level on SCL or
SDA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241
13.11.6.5 Bus error. . . . . . . . . . . . . . . . . . . . . . . . . . . . 241
13.11.7 I
2
C state service routines . . . . . . . . . . . . . . . 241
13.11.8 Initialization. . . . . . . . . . . . . . . . . . . . . . . . . . 242
13.11.9 I
2
C interrupt service . . . . . . . . . . . . . . . . . . . 242
13.11.10 The state service routines. . . . . . . . . . . . . . . 242
13.11.11 Adapting state services to an application . . . 242
13.12 Software example . . . . . . . . . . . . . . . . . . . . . 242
13.12.1 Initialization routine. . . . . . . . . . . . . . . . . . . . 242
13.12.2 Start Master Transmit function . . . . . . . . . . . 242
13.12.3 Start Master Receive function. . . . . . . . . . . . 243
13.12.4 I
2
C interrupt routine . . . . . . . . . . . . . . . . . . . 243
13.12.5 Non mode specific states . . . . . . . . . . . . . . . 243
13.12.5.1 State: 0x00 . . . . . . . . . . . . . . . . . . . . . . . . . . 243
13.12.5.2 Master States . . . . . . . . . . . . . . . . . . . . . . . . 243
13.12.5.3 State: 0x08 . . . . . . . . . . . . . . . . . . . . . . . . . . 243
13.12.5.4 State: 0x10 . . . . . . . . . . . . . . . . . . . . . . . . . . 244
13.12.6 Master Transmitter states . . . . . . . . . . . . . . 244
13.12.6.1 State: 0x18. . . . . . . . . . . . . . . . . . . . . . . . . . 244
13.12.6.2 State: 0x20. . . . . . . . . . . . . . . . . . . . . . . . . . 244
13.12.6.3 State: 0x28. . . . . . . . . . . . . . . . . . . . . . . . . . 244
13.12.6.4 State: 0x30. . . . . . . . . . . . . . . . . . . . . . . . . . 245
13.12.6.5 State: 0x38. . . . . . . . . . . . . . . . . . . . . . . . . . 245
13.12.7 Master Receive states . . . . . . . . . . . . . . . . . 245
13.12.7.1 State: 0x40. . . . . . . . . . . . . . . . . . . . . . . . . . 245
13.12.7.2 State: 0x48. . . . . . . . . . . . . . . . . . . . . . . . . . 245
13.12.7.3 State: 0x50. . . . . . . . . . . . . . . . . . . . . . . . . . 245
13.12.7.4 State: 0x58. . . . . . . . . . . . . . . . . . . . . . . . . . 246
13.12.8 Slave Receiver states . . . . . . . . . . . . . . . . . 246
13.12.8.1 State: 0x60. . . . . . . . . . . . . . . . . . . . . . . . . . 246
13.12.8.2 State: 0x68. . . . . . . . . . . . . . . . . . . . . . . . . . 246
13.12.8.3 State: 0x70. . . . . . . . . . . . . . . . . . . . . . . . . . 246
13.12.8.4 State: 0x78. . . . . . . . . . . . . . . . . . . . . . . . . . 247
13.12.8.5 State: 0x80. . . . . . . . . . . . . . . . . . . . . . . . . . 247
13.12.8.6 State: 0x88. . . . . . . . . . . . . . . . . . . . . . . . . . 247
13.12.8.7 State: 0x90. . . . . . . . . . . . . . . . . . . . . . . . . . 247
13.12.8.8 State: 0x98. . . . . . . . . . . . . . . . . . . . . . . . . . 248
13.12.8.9 State: 0xA0. . . . . . . . . . . . . . . . . . . . . . . . . . 248
13.12.9 Slave Transmitter states . . . . . . . . . . . . . . . 248
13.12.9.1 State: 0xA8. . . . . . . . . . . . . . . . . . . . . . . . . . 248
13.12.9.2 State: 0xB0. . . . . . . . . . . . . . . . . . . . . . . . . . 248
13.12.9.3 State: 0xB8. . . . . . . . . . . . . . . . . . . . . . . . . . 248
13.12.9.4 State: 0xC0 . . . . . . . . . . . . . . . . . . . . . . . . . 249
13.12.9.5 State: 0xC8 . . . . . . . . . . . . . . . . . . . . . . . . . 249
Chapter 14: LPC13xx SSP0/1
14.1 How to read this chapter. . . . . . . . . . . . . . . . 250
14.2 Basic configuration . . . . . . . . . . . . . . . . . . . . 250
14.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
14.4 General description. . . . . . . . . . . . . . . . . . . . 250
14.5 Pin description. . . . . . . . . . . . . . . . . . . . . . . . 251
14.6 Clocking and power control . . . . . . . . . . . . . 252
14.7 Register description . . . . . . . . . . . . . . . . . . . 252
14.7.1 SSP Control Register 0 . . . . . . . . . . . . . . . . 254
14.7.2 SSP Control Register 1 . . . . . . . . . . . . . . . . 254
14.7.3 SSP Data Register . . . . . . . . . . . . . . . . . . . . 255
14.7.4 SSP Status Register . . . . . . . . . . . . . . . . . . . 256
14.7.5 SSP Clock Prescale Register . . . . . . . . . . . 256
14.7.6 SSP Interrupt Mask Set/Clear Register . . . . 256
14.7.7 SSP Raw Interrupt Status Register. . . . . . . . 257
14.7.8 SSP Masked Interrupt Status Register . . . . 257
14.7.9 SSP Interrupt Clear Register . . . . . . . . . . . . 258
14.8 Functional description . . . . . . . . . . . . . . . . . 258
14.8.1 Texas Instruments synchronous serial frame
format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
14.8.2 SPI frame format . . . . . . . . . . . . . . . . . . . . . 259
14.8.2.1 Clock Polarity (CPOL) and Phase (CPHA) control
259
14.8.2.2 SPI format with CPOL=0,CPHA=0. . . . . . . . 260
14.8.2.3 SPI format with CPOL=0,CPHA=1. . . . . . . . 261
14.8.2.4 SPI format with CPOL = 1,CPHA = 0. . . . . . 261
14.8.2.5 SPI format with CPOL = 1,CPHA = 1. . . . . . 263
14.8.3 Semiconductor Microwire frame format . . . . 263
14.8.3.1 Setup and hold time requirements on CS with
respect to SK in Microwire mode . . . . . . . . . 265
Chapter 15: LPC13xx 16-bit timer/counters (CT16B0/1)
15.1 How to read this chapter. . . . . . . . . . . . . . . . 266
15.2 Basic configuration . . . . . . . . . . . . . . . . . . . . 266
15.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 266
15.4 Applications . . . . . . . . . . . . . . . . . . . . . . . . . . 266
15.5 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
15.6 Pin description. . . . . . . . . . . . . . . . . . . . . . . . 267
15.7 Clocking and power control . . . . . . . . . . . . . 267
15.8 Register description . . . . . . . . . . . . . . . . . . . 267
15.8.1 Interrupt Register (TMR16B0IR and
TMR16B1IR) . . . . . . . . . . . . . . . . . . . . . . . . 269
15.8.2 Timer Control Register (TMR16B0TCR and
TMR16B1TCR) . . . . . . . . . . . . . . . . . . . . . . 270
15.8.3 Timer Counter (TMR16B0TC - address 0x4000
C008 and TMR16B1TC - address
0x4001 0008). . . . . . . . . . . . . . . . . . . . . . . . 270
15.8.4 Prescale Register (TMR16B0PR - address
0x4000 C00C and TMR16B1PR - address
0x4001 000C) . . . . . . . . . . . . . . . . . . . . . . . 270

NXP Semiconductors LPC1311 Specifications

General

Brand	NXP Semiconductors
Model	LPC1311
Category	Controller
Language	English