Infineon TriCore TC1.6P - Page 60

TriCore
®
TC1.6P & TC1.6E
32-bit Unified Processor Core
Instruction Set
V1.0 2013-07
User Manual (Volume 2) 3-13
ADDD[a], D[b] (SRR)
ADDD[a], D[15], D[b] (SRR)
ADDD[15], D[a], D[b] (SRR)
Status Flags
Examples
add d3, d1, d2
add d3, d1, #126
result = D[a] + sign_ext(const4);
D[15] = result[31:0];
result = D[a] + D[b];
D[a] = result[31:0];
result = D[15] + D[b];
D[a] = result[31:0];
result = D[a] + D[b];
D[15] = result[31:0];
C Not set by this instruction.
V overflow = (result > 7FFFFFFF
H
) OR (result < -80000000
H
);
if (overflow) then PSW.V = 1 else PSW.V = 0;
SV if (overflow) then PSW.SV = 1 else PSW.SV = PSW.SV;
AV advanced_overflow = result[31] ^ result[30];
if (advanced_overflow) then PSW.AV = 1 else PSW.AV = 0;
SAV if (advanced_overflow) then PSW.SAV = 1 else PSW.SAV = PSW.SAV;
add d1, d2
add d1, #6
add d15, d1, d2
add d15, d1, #6
add d1, d15, d2
add d1, d15, #6
15
b
12 11
a
8 7
42
H
0
15
b
12 11
a
8 7
12
H
0
15
b
12 11
a
8 7
1A
H
0