Xilinx Zynq-7000 User Manual

Zynq-7000 AP SoC and 7 Series FPGAs MIS v4.1 676
UG586 November 30, 2016
www.xilinx.com
Appendix A: General Memory Routing Guidelines
For five components, the recommendation is shown in Figure A-8.
X-Ref Target - Figure A-8
Figure A-8: Component Placement Recommendations for Five Components
FPGA
dq
V
5 5
RESET A13
V
DD
A7 A9
V
55
A5 A1
V
AEDQ
V
000
DQ4
V
A55Q
DQ6 LDQ5#
V
DDQ
DQ2 LDQ5
V
55
V
55Q
DQ0
V
550
DQQ UDM
V
D0Q
DQ11 DQ9
V
550
V
DD
V
55
V
000
DQ13 DQ15
V
DD
A3 A0
V
55
BA0 BA2
NC CS# WE#
ODT V
DD
CAS#
NIC V
55
RAS#
A14 A8 V
5 5
A11 A6 V
00
A1 A4 V
5 5
DQ7 DQ5 V
00Q
V
DD
V
5 5
V
5 5Q
V
DDQ
V
55Q
V
00 Q
LDM V
55Q
DQ0
DQ8 V
55Q
V
00
UDQS DQ10 V
000
UDQS# DQ14 V
5 5Q
DQ12 V
00Q
V
5 55
A12BC# BA1 V
00
NC V
REFCA
V
5 5
A10AP ZQ NC
CK# V
DD
CKE
CK V
5 5
NC
UG583_c2_19_073014
dq
V
5 5
RESET A13
V
DD
A7 A9
V
55
A5 A1
V
AEDQ
V
000
DQ4
V
A55Q
DQ6 LDQ5#
V
DDQ
DQ2 LDQ5
V
55
V
55Q
DQ0
V
550
DQQ UDM
V
D0Q
DQ11 DQ9
V
550
V
DD
V
55
V
000
DQ13 DQ15
V
DD
A3 A0
V
55
BA0 BA2
NC CS# WE#
ODT V
DD
CAS#
NIC V
55
RAS#
A14 A8 V
5 5
A11 A6 V
00
A1 A4 V
5 5
DQ7 DQ5 V
00Q
V
DD
V
5 5
V
5 5Q
V
DDQ
V
55Q
V
00 Q
LDM V
55Q
DQ0
DQ8 V
55Q
V
00
UDQS DQ10 V
000
UDQS# DQ14 V
5 5Q
DQ12 V
00Q
V
5 55
A12BC# BA1 V
00
NC V
REFCA
V
5 5
A10AP ZQ NC
CK# V
DD
CKE
CK V
5 5
NC
dq
V
5 5
RESET A13
V
DD
A7 A9
V
55
A5 A1
V
AEDQ
V
000
DQ4
V
A55Q
DQ6 LDQ5#
V
DDQ
DQ2 LDQ5
V
55
V
55Q
DQ0
V
550
DQQ UDM
V
D0Q
DQ11 DQ9
V
550
V
DD
V
55
V
000
DQ13 DQ15
V
DD
A3 A0
V
55
BA0 BA2
NC CS# WE#
ODT V
DD
CAS#
NIC V
55
RAS#
A14 A8 V
5 5
A11 A6 V
00
A1 A4 V
5 5
DQ7 DQ5 V
00Q
V
DD
V
5 5
V
5 5Q
V
DDQ
V
55Q
V
00 Q
LDM V
55Q
DQ0
DQ8 V
55Q
V
00
UDQS DQ10 V
000
UDQS# DQ14 V
5 5Q
DQ12 V
00Q
V
5 55
A12BC# BA1 V
00
NC V
REFCA
V
5 5
A10AP ZQ NC
CK# V
DD
CKE
CK V
5 5
NC
dq
V
5 5
RESET A13
V
DD
A7 A9
V
55
A5 A1
V
AEDQ
V
000
DQ4
V
A55Q
DQ6 LDQ5#
V
DDQ
DQ2 LDQ5
V
55
V
55Q
DQ0
V
550
DQQ UDM
V
D0Q
DQ11 DQ9
V
550
V
DD
V
55
V
000
DQ13 DQ15
V
DD
A3 A0
V
55
BA0 BA2
NC CS# WE#
ODT V
DD
CAS#
NIC V
55
RAS#
A14 A8 V
5 5
A11 A6 V
00
A1 A4 V
5 5
DQ7 DQ5 V
00Q
V
DD
V
5 5
V
5 5Q
V
DDQ
V
55Q
V
00 Q
LDM V
55Q
DQ0
DQ8 V
55Q
V
00
UDQS DQ10 V
000
UDQS# DQ14 V
5 5Q
DQ12 V
00Q
V
5 55
A12BC# BA1 V
00
NC V
REFCA
V
5 5
A10AP ZQ NC
CK# V
DD
CKE
CK V
5 5
NC
dq
V
5 5
RESET A13
V
DD
A7 A9
V
55
A5 A1
V
AEDQ
V
000
DQ4
V
A55Q
DQ6 LDQ5#
V
DDQ
DQ2 LDQ5
V
55
V
55Q
DQ0
V
550
DQQ UDM
V
D0Q
DQ11 DQ9
V
550
V
DD
V
55
V
000
DQ13 DQ15
V
DD
A3 A0
V
55
BA0 BA2
NC CS# WE#
ODT V
DD
CAS#
NIC V
55
RAS#
A14 A8 V
5 5
A11 A6 V
00
A1 A4 V
5 5
DQ7 DQ5 V
00Q
V
DD
V
5 5
V
5 5Q
V
DDQ
V
55Q
V
00 Q
LDM V
55Q
DQ0
DQ8 V
55Q
V
00
UDQS DQ10 V
000
UDQS# DQ14 V
5 5Q
DQ12 V
00Q
V
5 55
A12BC# BA1 V
00
NC V
REFCA
V
5 5
A10AP ZQ NC
CK# V
DD
CKE
CK V
5 5
NC
cmd/addr/ctrldq cmd/addr/ctrl cmd/addr/ctrl cmd/addr/ctrl cmd/addr/ctrl
dq dq dq dq
Send Feedback

Xilinx Zynq-7000 Specifications

General

Series	Zynq-7000
Number of Cores	Dual-core
Processor Speed	Up to 1 GHz
Device Type	SoC
Logic Cells	Up to 350K
DSP Slices	Up to 900
External Memory Interfaces	DDR3, DDR2, LPDDR2
I/O Standards	LVCMOS, HSTL, SSTL
Operating Temperature	-40°C to +100°C (Industrial), 0°C to +85°C (Commercial)
Package Options	Various BGA packages
I/O Voltage	3.3V