Contents RM0351
46/1830 DocID024597 Rev 5
47.15.47 OTG device endpoint-x interrupt register (OTG_DOEPINTx)
(x = 0..5, where x = Endpoint_number) . . . . . . . . . . . . . . . . . . . . . . . 1709
47.15.48 OTG device IN endpoint 0 transfer size register
(OTG_DIEPTSIZ0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1710
47.15.49 OTG device OUT endpoint 0 transfer size register
(OTG_DOEPTSIZ0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1711
47.15.50 OTG device IN endpoint-x transfer size register (OTG_DIEPTSIZx)
(x = 1..5, where x= Endpoint_number) . . . . . . . . . . . . . . . . . . . . . . . 1712
47.15.51 OTG device IN endpoint transmit FIFO status register
(OTG_DTXFSTSx) (x = 0..5, where
x = Endpoint_number) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1713
47.15.52 OTG device OUT endpoint-x transfer size register
(OTG_DOEPTSIZx) (x = 1..5,
where x = Endpoint_number) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1713
47.15.53 OTG power and clock gating control register (OTG_PCGCCTL) . . . 1714
47.15.54 OTG_FS register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1715
47.16 OTG_FS programming model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1724
47.16.1 Core initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1724
47.16.2 Host initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1725
47.16.3 Device initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1725
47.16.4 Host programming model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1726
47.16.5 Device programming model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1746
47.16.6 Worst case response time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1767
47.16.7 OTG programming model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1769
48 Debug support (DBG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1775
48.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1775
48.2 Reference ARMĀ® documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1776
48.3 SWJ debug port (serial wire and JTAG) . . . . . . . . . . . . . . . . . . . . . . . . 1776
48.3.1 Mechanism to select the JTAG-DP or the SW-DP . . . . . . . . . . . . . . . 1777
48.4 Pinout and debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1777
48.4.1 SWJ debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1778
48.4.2 Flexible SWJ-DP pin assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . 1778
48.4.3 Internal pull-up and pull-down on JTAG pins . . . . . . . . . . . . . . . . . . . 1779
48.4.4 Using serial wire and releasing the unused debug pins as GPIOs . . 1780
48.5 STM32L4x5/STM32L4x6 JTAG TAP connection . . . . . . . . . . . . . . . . . 1780
48.6 ID codes and locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1781
48.6.1 MCU device ID code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1782
48.6.2 Boundary scan TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1782
To Next Page
Loading...
