DocID024597 Rev 5 25/1830
RM0351 Contents
48
28.7 AES cipher message authentication code mode (CMAC) . . . . . . . . . . . 829
28.8 Data type . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 831
28.9 Operating modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 833
28.9.1 Mode 1: encryption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 833
28.9.2 Mode 2: key derivation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 834
28.9.3 Mode 3: decryption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 835
28.9.4 Mode 4: key derivation and decryption . . . . . . . . . . . . . . . . . . . . . . . . 835
28.10 AES DMA interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 836
28.11 Error flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 837
28.12 Processing time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 838
28.13 AES interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 839
28.14 AES registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 840
28.14.1 AES control register (AES_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 840
28.14.2 AES status register (AES_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 842
28.14.3 AES data input register (AES_DINR) . . . . . . . . . . . . . . . . . . . . . . . . . 844
28.14.4 AES data output register (AES_DOUTR) . . . . . . . . . . . . . . . . . . . . . . 844
28.14.5 AES key register 0 (AES_KEYR0) (LSB: key [31:0]) . . . . . . . . . . . . . . 845
28.14.6 AES key register 1 (AES_KEYR1) (key[63:32]) . . . . . . . . . . . . . . . . . . 845
28.14.7 AES key register 2 (AES_KEYR2) (key [95:64]) . . . . . . . . . . . . . . . . . 846
28.14.8 AES key register 3 (AES_KEYR3) (MSB: key[127:96]) . . . . . . . . . . . . 846
28.14.9 AES initialization vector register 0 (AES_IVR0) (LSB: IVR[31:0]) . . . . 846
28.14.10 AES initialization vector register 1 (AES_IVR1) (IVR[63:32]) . . . . . . . 847
28.14.11 AES initialization vector register 2 (AES_IVR2) (IVR[95:64]) . . . . . . . 848
28.14.12 AES initialization vector register 3 (AES_IVR3) (MSB: IVR[127:96]) . 848
28.14.13 AES key register 4 (AES_KEYR4) (key[159:128]) . . . . . . . . . . . . . . . . 848
28.14.14 AES key register 5 (AES_KEYR5) (key[191:160]) . . . . . . . . . . . . . . . . 849
28.14.15 AES key register 6 (AES_KEYR6) (key[223:192]) . . . . . . . . . . . . . . . . 849
28.14.16 AES key register 7 (AES_KEYR7) (MSB: key[255:224]) . . . . . . . . . . . 849
28.14.17 AES Suspend registers (AES_SUSPxR) (x = 0..7) . . . . . . . . . . . . . . . 851
28.14.18 AES register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 851
29 Hash processor (HASH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 853
29.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 853
29.2 HASH main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 853
29.3 HASH functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 854
29.3.1 HASH block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 854