ST STM32L4 5 Series - Page 40

Contents RM0351
40/1830 DocID024597 Rev 5
44.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1491
44.2 SWPMI main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1492
44.3 SWPMI functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1493
44.3.1 SWPMI block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1493
44.3.2 SWP initialization and activation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1493
44.3.3 SWP bus states . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1494
44.3.4 SWPMI_IO (internal transceiver) bypass . . . . . . . . . . . . . . . . . . . . . . 1495
44.3.5 SWPMI Bit rate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1495
44.3.6 SWPMI frame handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1496
44.3.7 Transmission procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1496
44.3.8 Reception procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1501
44.3.9 Error management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1505
44.3.10 Loopback mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1507
44.4 SWPMI low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1507
44.5 SWPMI interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1508
44.6 SWPMI registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1509
44.6.1 SWPMI Configuration/Control register (SWPMI_CR) . . . . . . . . . . . . 1509
44.6.2 SWPMI Bitrate register (SWPMI_BRR) . . . . . . . . . . . . . . . . . . . . . . . 1510
44.6.3 SWPMI Interrupt and Status register (SWPMI_ISR) . . . . . . . . . . . . . 1511
44.6.4 SWPMI Interrupt Flag Clear register (SWPMI_ICR) . . . . . . . . . . . . . 1512
44.6.5 SWPMI Interrupt Enable register (SMPMI_IER) . . . . . . . . . . . . . . . . 1513
44.6.6 SWPMI Receive Frame Length register (SWPMI_RFL) . . . . . . . . . . 1514
44.6.7 SWPMI Transmit data register (SWPMI_TDR) . . . . . . . . . . . . . . . . . 1515
44.6.8 SWPMI Receive data register (SWPMI_RDR) . . . . . . . . . . . . . . . . . 1515
44.6.9 SWPMI Option register (SWPMI_OR) . . . . . . . . . . . . . . . . . . . . . . . . 1515
44.6.10 SWPMI register map and reset value table . . . . . . . . . . . . . . . . . . . . 1517
45 SD/SDIO/MMC card host interface (SDMMC) . . . . . . . . . . . . . . . . . . 1518
45.1 SDMMC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1518
45.2 SDMMC bus topology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1518
45.3 SDMMC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1520
45.3.1 SDMMC adapter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1522
45.3.2 SDMMC APB2 interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1533
45.4 Card functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1534
45.4.1 Card identification mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1534
45.4.2 Card reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1534