Contents RM0351
30/1830 DocID024597 Rev 5
32.4.6 Input capture mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1069
32.4.7 PWM input mode (only for TIM15) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1070
32.4.8 Forced output mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1071
32.4.9 Output compare mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1071
32.4.10 PWM mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1072
32.4.11 Combined PWM mode (TIM15 only) . . . . . . . . . . . . . . . . . . . . . . . . . 1073
32.4.12 Complementary outputs and dead-time insertion . . . . . . . . . . . . . . . 1075
32.4.13 Using the break function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1077
32.4.14 One-pulse mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1081
32.4.15 UIF bit remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1082
32.4.16 Timer input XOR function (TIM15 only) . . . . . . . . . . . . . . . . . . . . . . . 1083
32.4.17 External trigger synchronization (TIM15 only) . . . . . . . . . . . . . . . . . . 1084
32.4.18 Slave mode: Combined reset + trigger mode . . . . . . . . . . . . . . . . . . 1086
32.4.19 DMA burst mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1086
32.4.20 Timer synchronization (TIM15) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1088
32.4.21 Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1088
32.5 TIM15 registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1089
32.5.1 TIM15 control register 1 (TIM15_CR1) . . . . . . . . . . . . . . . . . . . . . . . 1089
32.5.2 TIM15 control register 2 (TIM15_CR2) . . . . . . . . . . . . . . . . . . . . . . . 1090
32.5.3 TIM15 slave mode control register (TIM15_SMCR) . . . . . . . . . . . . . 1092
32.5.4 TIM15 DMA/interrupt enable register (TIM15_DIER) . . . . . . . . . . . . 1093
32.5.5 TIM15 status register (TIM15_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . 1094
32.5.6 TIM15 event generation register (TIM15_EGR) . . . . . . . . . . . . . . . . 1096
32.5.7 TIM15 capture/compare mode register 1 (TIM15_CCMR1) . . . . . . . 1097
32.5.8 TIM15 capture/compare enable register (TIM15_CCER) . . . . . . . . . 1100
32.5.9 TIM15 counter (TIM15_CNT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1103
32.5.10 TIM15 prescaler (TIM15_PSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1103
32.5.11 TIM15 auto-reload register (TIM15_ARR) . . . . . . . . . . . . . . . . . . . . . 1103
32.5.12 TIM15 repetition counter register (TIM15_RCR) . . . . . . . . . . . . . . . . 1104
32.5.13 TIM15 capture/compare register 1 (TIM15_CCR1) . . . . . . . . . . . . . . 1104
32.5.14 TIM15 capture/compare register 2 (TIM15_CCR2) . . . . . . . . . . . . . . 1105
32.5.15 TIM15 break and dead-time register (TIM15_BDTR) . . . . . . . . . . . . 1105
32.5.16 TIM15 DMA control register (TIM15_DCR) . . . . . . . . . . . . . . . . . . . . 1107
32.5.17 TIM15 DMA address for full transfer (TIM15_DMAR) . . . . . . . . . . . . 1107
32.5.18 TIM15 option register 1 (TIM15_OR1) . . . . . . . . . . . . . . . . . . . . . . . . 1108
32.5.19 TIM15 option register 2 (TIM15_OR2) . . . . . . . . . . . . . . . . . . . . . . . . 1108
32.5.20 TIM15 register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1110