AMD K5

I-6 Index
AMD-K5 Processor Technical Reference Manual 18524C/0—Nov1996
Parity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8–5-9
address . . . . . . . . . . . . . . . . . . . 5-31–5-32, 5-157
data. . . . . . . . . . . . . . . . . . . . . . . . . . . 5-57, 5-101
enable. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-102
PCD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-9, 5-99
PCHK
. . . . . . . . . . . . . . . . . . . . . . 5-9, 5-101, 5-141
PDE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-8
PEN
. . . . . . . . . . . . . . . . . . . . . . . 5-9, 5-102, 5-141
Performance . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1
Peripheral Products . . . . . . . . . . . . . . . . . . . . 6-43
Pipeline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-4
byte queue . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-7
decode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-7
dependencies. . . . . . . . . . . . . . . . . . . . . 2-8, 2-11
dispatch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-8
dispatch conflicts . . . . . . . . . . . . . . . . . . . . . 4-3
execute . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-8
fetch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-6
flush . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-13
flush (FLUSH
) . . . . . . . . . . . . . . . . . . . . . . . 5-66
flush (INIT) . . . . . . . . . . . . . . . . . . . . 5-82, 5-195
flush (INTR). . . . . . . . . . . . . . . . . . . . . . . . . 5-84
flush (NMI). . . . . . . . . . . . . . . . . . . . . . . . . . 5-98
flush (R/S
) . . . . . . . . . . . . . . . . . . . . . . . . . 5-107
flush (RESET) . . . . . . . . . . . . . . . . . . . . . . 5-110
flush (SMI
) . . . . . . . . . . . . . . . . . . . . 5-117, 5-189
flush (STPCLK
) . . . . . . . . . . . . . . . . 5-123, 5-192
forwarding . . . . . . . . . .2-8, 2-11–2-12, 2-16–2-17
invalidation . . . . . . . . . . . . . . . . . . . . . . . . . 2-12
issue . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-8
load . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-15
performance. . . . . . . . . . . . . . . . . . . . . . . . . . 4-1
retirement . . . . . . . . . . . . . . . . . . . . . . . . . . 2-12
serialization . . . . . . . . . . . . . . . . . . . . . . . . . . 2-7
store . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-15, 2-24
synchronization . . . . . . . . . . . . . . . . . . . . . . . 2-7
Power . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-38
Power Management . . . . . . . . . . . . . . . 5-122, 6-33
PRDY . . . . . . . . . . . . . . . . . . . . . . . 5-8, 5-10, 5-103
Precise interrupts. . . . . . . . . . . . . . . . . . . . . . 5-13
Predecode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3
Prefetch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3
buffer . . . . . . . . . . . . . . . . . . . . . . 2-3, 2-22, 2-24
Prefixes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3
Privilege level. . . . . . . . . . . . . . . . . . . . . . . . 5-140
Probe Mode . . . . . . . . . . . . . . . . 5-103, 5-107, 7-23
Probe Ready . . . . . . . . . . . . . . . . . . . . . . . . . 5-103
Protected Virtual Interrupts . . . . . . . . . . 3-3, 3-24
PS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-8, 3-11
PSE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-3
PTE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
Public TAP Instructions. . . . . . . . . . . . . . . . . 7-22
PVI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-3, 3-24
PWT . . . . . . . . . . . . . . . . . . . . . . . 5-9, 5-105, 5-150
R
R/S . . . . . . . . . . . . . . . . . . . . . . . . 5-10, 5-16, 5-107
RDMSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-33
RDTSC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-32
Reads
I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-146
MESI state . . . . . . . . . . . . . . . . . . . . . . . . . 5-134
reordering . . . . . . . . . . . . . . . . . . . . . . . . . . 2-27
single-transfer from memory . . . . . . . . . . 5-141
single-transfer misaligned . . . . . . . . . . . . 5-147
W/R
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-132
Real Mode
transition from protected mode. . . . . . . . 5-195
References . . . . . . . . . . . . . . . . . . . . . . . . . . . xviii
Register
file. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-12
Registers
AAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-8
CR4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2, 3-31
debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-16
DR7–D0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-16
EFLAGS . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-15
HWCR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3
MCAR . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4, 3-25
MCTR . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4, 3-26
model-specific . . . . . . . . . . . . . . . . . . . . . . . 3-25
MSRs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-25
operands. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-2
state after RESET or INIT . . . . . . . . . . . . 5-110
TAP device ID . . . . . . . . . . . . . . . . . . . . . . . 7-21
Reorder Buffer (ROB) . . . . . . . . . . . . . . . . . . 2-11
Reordering of Reads and Writes . . . . . . . . . 2-27
Replacement
buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-25
cache. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-20
Reserved Opcodes . . . . . . . . . . . . . . . . . . . . . 3-36
RESET . . . . . . . . . . . . . . . . . . . . . . 5-8, 5-10, 5-109
Reset (soft) . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-81
Retirement . . . . . . . . . . . . . . . . . . . . . . . 2-12, 2-24
ROB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-11
ROPs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-7–2-8
RSM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-35
S
SCYC . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8, 5-114
Segmentation . . . . . . . . . . . . . . . . . . . . . . . . . 2-27
Self-Modifying Code. . . . . . . . . . . . . . . . 2-21, 2-23
Serialization . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-7
Serializing instructions . . . . . . . . . . . . . . . . . . 2-8
Shift Units . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-9
Shifts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-2
Shutdown Cycle . . . . . . . . . . . . . . . . . . . . . . 5-182
Shutdown State. . . . . . . . . . . . . . . 5-8, 5-35, 5-180