STMicroelectronics STM32WL5 Series - Page 3

RM0453 Rev 5 3/1450
RM0453 Contents
44
3.4.7 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
3.5 GTZC TZSC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
3.5.1 GTZC TZSC control register (GTZC_TZSC_CR) . . . . . . . . . . . . . . . . . 85
3.5.2 GTZC TZSC security configuration register
(GTZC_TZSC_SECCFGR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
3.5.3 GTZC TZSC privileged configuration register
(GTZC_TZSC_PRIVCFGR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
3.5.4 GTZC TZSC unprivileged watermark 1 register
(GTZC_TZSC_MPCWM1_UPWMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
3.5.5 GTZC TZSC unprivileged writable watermark 1 register
(GTZC_TZSC_MPCWM1_UPWWMR) . . . . . . . . . . . . . . . . . . . . . . . . . 89
3.5.6 GTZC TZSC unprivileged watermark 2 register
(GTZC_TZSC_MPCWM2_UPWMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
3.5.7 GTZC TZSC unprivileged watermark 3 register
(GTZC_TZSC_MPCWM3_UPWMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
3.5.8 GTZC TZSC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
3.6 GTZC TZIC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
3.6.1 GTZC TZIC interrupt enable register 1 (GTZC_TZIC_IER1) . . . . . . . . . 93
3.6.2 GTZC TZIC status register 1 (GTZC_TZIC_MISR1) . . . . . . . . . . . . . . . 94
3.6.3 GTZC TZIC interrupt status clear register 1 (GTZC_TZIC_ICR1) . . . . . 96
3.6.4 GTZC TZIC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
4 Embedded flash memory (FLASH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
4.1 FLASH introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
4.2 FLASH main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
4.3 FLASH functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
4.3.1 Flash memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
4.3.2 Empty check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
4.3.3 Error code correction (ECC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
4.3.4 Read access latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
4.3.5 Adaptive real-time memory accelerator (ART Accelerator) . . . . . . . . . 102
4.3.6 Flash program and erase operations . . . . . . . . . . . . . . . . . . . . . . . . . . 105
4.3.7 Flash main memory erase sequences . . . . . . . . . . . . . . . . . . . . . . . . . 106
4.3.8 Flash main memory programming sequences . . . . . . . . . . . . . . . . . . . 108
4.4 FLASH option bytes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .113
4.4.1 Option bytes description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
4.4.2 Option bytes programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
4.4.3 Sub-GHz radio SPI security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117