Contents RM0453
20/1450 RM0453 Rev 5
18.4.1 Discontinuous mode (DISCEN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 548
18.4.2 Programmable resolution (RES) - Fast conversion mode . . . . . . . . . . 548
18.4.3 End of conversion, end of sampling phase (EOC, EOSMP flags) . . . . 549
18.4.4 End of conversion sequence (EOS flag) . . . . . . . . . . . . . . . . . . . . . . . 549
18.4.5 Example timing diagrams (single/continuous modes
hardware/software triggers) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 550
18.4.6 Low frequency trigger mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 552
18.5 Data management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 552
18.5.1 Data register and data alignment (ADC_DR, ALIGN) . . . . . . . . . . . . . 552
18.5.2 ADC overrun (OVR, OVRMOD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 552
18.5.3 Managing a sequence of data converted without using the DMA . . . . 554
18.5.4 Managing converted data without using the DMA without overrun . . . 554
18.5.5 Managing converted data using the DMA . . . . . . . . . . . . . . . . . . . . . . 554
18.6 Low-power features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 555
18.6.1 Wait mode conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 555
18.6.2 Auto-off mode (AUTOFF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 556
18.7 Analog window watchdogs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 557
18.7.1 Description of analog watchdog 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 558
18.7.2 Description of analog watchdog 2 and 3 . . . . . . . . . . . . . . . . . . . . . . . 559
18.7.3 ADC_AWDx_OUT output signal generation . . . . . . . . . . . . . . . . . . . . 559
18.7.4 Analog Watchdog threshold control . . . . . . . . . . . . . . . . . . . . . . . . . . . 561
18.8 Oversampler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 562
18.8.1 ADC operating modes supported when oversampling . . . . . . . . . . . . 564
18.8.2 Analog watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 564
18.8.3 Triggered mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 564
18.9 Temperature sensor and internal reference voltage . . . . . . . . . . . . . . . . 565
18.10 Battery voltage monitoring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 567
18.11 ADC interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 568
18.12 ADC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 570
18.12.1 ADC interrupt and status register (ADC_ISR) . . . . . . . . . . . . . . . . . . . 570
18.12.2 ADC interrupt enable register (ADC_IER) . . . . . . . . . . . . . . . . . . . . . . 572
18.12.3 ADC control register (ADC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 574
18.12.4 ADC configuration register 1 (ADC_CFGR1) . . . . . . . . . . . . . . . . . . . 576
18.12.5 ADC configuration register 2 (ADC_CFGR2) . . . . . . . . . . . . . . . . . . . 579
18.12.6 ADC sampling time register (ADC_SMPR) . . . . . . . . . . . . . . . . . . . . . 580
18.12.7 ADC watchdog threshold register (ADC_AWD1TR) . . . . . . . . . . . . . . 581
To Next Page
Loading...
