STMicroelectronics STM32WL5 Series - Page 38

Contents RM0453
38/1450 RM0453 Rev 5
36.6 LPUART interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1228
36.7 LPUART registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1229
36.7.1 LPUART control register 1 (LPUART_CR1) . . . . . . . . . . . . . . . . . . . 1229
36.7.2 LPUART control register 1 [alternate] (LPUART_CR1) . . . . . . . . . . . 1232
36.7.3 LPUART control register 2 (LPUART_CR2) . . . . . . . . . . . . . . . . . . . 1235
36.7.4 LPUART control register 3 (LPUART_CR3) . . . . . . . . . . . . . . . . . . . 1237
36.7.5 LPUART baud rate register (LPUART_BRR) . . . . . . . . . . . . . . . . . . 1240
36.7.6 LPUART request register (LPUART_RQR) . . . . . . . . . . . . . . . . . . . . 1241
36.7.7 LPUART interrupt and status register (LPUART_ISR) . . . . . . . . . . . 1241
36.7.8 LPUART interrupt and status register [alternate] (LPUART_ISR) . . . 1246
36.7.9 LPUART interrupt flag clear register (LPUART_ICR) . . . . . . . . . . . . 1249
36.7.10 LPUART receive data register (LPUART_RDR) . . . . . . . . . . . . . . . . 1250
36.7.11 LPUART transmit data register (LPUART_TDR) . . . . . . . . . . . . . . . . 1250
36.7.12 LPUART prescaler register (LPUART_PRESC) . . . . . . . . . . . . . . . . 1251
36.7.13 LPUART register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1252
37 Serial peripheral interface / integrated interchip sound (SPI/I2S) . 1254
37.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1254
37.2 SPI main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1254
37.3 I2S main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1255
37.4 SPI/I2S implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1255
37.5 SPI functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1256
37.5.1 General description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1256
37.5.2 Communications between one master and one slave . . . . . . . . . . . . 1257
37.5.3 Standard multislave communication . . . . . . . . . . . . . . . . . . . . . . . . . 1259
37.5.4 Multimaster communication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1260
37.5.5 Slave select (NSS) pin management . . . . . . . . . . . . . . . . . . . . . . . . . 1261
37.5.6 Communication formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1262
37.5.7 Configuration of SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1264
37.5.8 Procedure for enabling SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1265
37.5.9 Data transmission and reception procedures . . . . . . . . . . . . . . . . . . 1265
37.5.10 SPI status flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1275
37.5.11 SPI error flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1276
37.5.12 NSS pulse mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1277
37.5.13 TI mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1277
37.5.14 CRC calculation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1278