RM0453 Rev 5 37/1450
RM0453 Contents
44
35.8.1 USART control register 1 (USART_CR1) . . . . . . . . . . . . . . . . . . . . . 1165
35.8.2 USART control register 1 [alternate] (USART_CR1) . . . . . . . . . . . . . 1169
35.8.3 USART control register 2 (USART_CR2) . . . . . . . . . . . . . . . . . . . . . 1172
35.8.4 USART control register 3 (USART_CR3) . . . . . . . . . . . . . . . . . . . . . 1176
35.8.5 USART baud rate register (USART_BRR) . . . . . . . . . . . . . . . . . . . . 1181
35.8.6 USART guard time and prescaler register (USART_GTPR) . . . . . . . 1181
35.8.7 USART receiver timeout register (USART_RTOR) . . . . . . . . . . . . . . 1182
35.8.8 USART request register (USART_RQR) . . . . . . . . . . . . . . . . . . . . . . 1183
35.8.9 USART interrupt and status register (USART_ISR) . . . . . . . . . . . . . 1184
35.8.10 USART interrupt and status register [alternate] (USART_ISR) . . . . . 1190
35.8.11 USART interrupt flag clear register (USART_ICR) . . . . . . . . . . . . . . 1195
35.8.12 USART receive data register (USART_RDR) . . . . . . . . . . . . . . . . . . 1197
35.8.13 USART transmit data register (USART_TDR) . . . . . . . . . . . . . . . . . . 1197
35.8.14 USART prescaler register (USART_PRESC) . . . . . . . . . . . . . . . . . . 1198
35.8.15 USART register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1199
36 Low-power universal asynchronous receiver
transmitter (LPUART) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1201
36.1 LPUART introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1201
36.2 LPUART main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1202
36.3 LPUART implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1203
36.4 LPUART functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1204
36.4.1 LPUART block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1204
36.4.2 LPUART signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1205
36.4.3 LPUART character description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1205
36.4.4 LPUART FIFOs and thresholds . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1206
36.4.5 LPUART transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1207
36.4.6 LPUART receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1210
36.4.7 LPUART baud rate generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1214
36.4.8 Tolerance of the LPUART receiver to clock deviation . . . . . . . . . . . . 1215
36.4.9 LPUART multiprocessor communication . . . . . . . . . . . . . . . . . . . . . . 1216
36.4.10 LPUART parity control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1218
36.4.11 LPUART single-wire Half-duplex communication . . . . . . . . . . . . . . . 1219
36.4.12 Continuous communication using DMA and LPUART . . . . . . . . . . . . 1219
36.4.13 RS232 Hardware flow control and RS485 Driver Enable . . . . . . . . . 1222
36.4.14 LPUART low-power management . . . . . . . . . . . . . . . . . . . . . . . . . . . 1224
36.5 LPUART in low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1227
To Next Page
Loading...
