Table of Contents
Élan™SC520 Microcontroller User’s Manual xv
CHAPTER 21 UART SERIAL PORTS 21-1
21.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21-1
21.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-1
21.3 System Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-2
21.4 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-3
21.5 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-5
21.5.1 Data Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-6
21.5.1.1 16450-Compatible UART Mode. . . . . . . . . . . . . . . . . . 21-6
21.5.1.2 16550-Compatible UART Mode. . . . . . . . . . . . . . . . . . 21-7
21.5.2 Data Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-7
21.5.2.1 16450-Compatible UART Mode. . . . . . . . . . . . . . . . . . 21-7
21.5.2.2 16550-Compatible UART Mode. . . . . . . . . . . . . . . . . . 21-7
21.5.3 Error Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-8
21.5.3.1 Parity Error. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-8
21.5.3.2 Framing Error. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-8
21.5.3.3 Break Indication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-8
21.5.3.4 Error Reporting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-8
21.5.4 Configuration Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-9
21.5.4.1 Baud Rate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-9
21.5.4.2 Hardware Flow Control . . . . . . . . . . . . . . . . . . . . . . . . 21-9
21.5.4.3 Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-9
21.5.5 DMA Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-10
21.5.5.1 Transmit DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-10
21.5.5.2 Receive DMA. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-10
21.5.6 Clocking Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-10
21.5.7 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-10
21.5.7.1 Serial Port Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . 21-12
21.5.7.2 DMA Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-12
21.5.7.3 Interrupt Disable. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-13
21.6 Initialization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-13
CHAPTER 22 SYNCHRONOUS SERIAL INTERFACE 22-1
22.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22-1
22.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-1
22.3 System Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-1
22.4 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-2
22.5 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-3
22.5.1 Usage Scenarios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22-3
22.5.1.1 Four-Pin Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-3
22.5.1.2 Three-Pin Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-3
22.5.2 Configuration Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-5
22.5.2.1 Bit Order. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-5
22.5.2.2 Clock Idle State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-5
22.5.2.3 Clock Phase. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-5
22.5.3 Bus Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-5
22.5.3.1 4-Bit Read Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-6
22.5.3.2 Burst, 16-Bit, and 32-Bit Cycles. . . . . . . . . . . . . . . . . . 22-7
22.5.4 Clocking Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-7
22.5.5 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-7
22.5.6 Software Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-8
22.6 Initialization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-8
To Next Page
Loading...