Contents RM0090
28/1749 RM0090 Rev 18
29.17.4 SAI xSlot register (SAI_xSLOTR) where x is A or B . . . . . . . . . . . . . . 957
29.17.5 SAI xInterrupt mask register (SAI_xIM) where x is A or B . . . . . . . . . . 958
29.17.6 SAI xStatus register (SAI_xSR) where x is A or B . . . . . . . . . . . . . . . . 960
29.17.7 SAI xClear flag register (SAI_xCLRFR) where X is A or B . . . . . . . . . 962
29.17.8 SAI xData register (SAI_xDR) where x is A or B . . . . . . . . . . . . . . . . . 963
29.17.9 SAI register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 963
30 Universal synchronous asynchronous receiver
transmitter (USART) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 965
30.1 USART introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 965
30.2 USART main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 965
30.3 USART functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 966
30.3.1 USART character description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 969
30.3.2 Transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 970
30.3.3 Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 973
30.3.4 Fractional baud rate generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 978
30.3.5 USART receiver tolerance to clock deviation . . . . . . . . . . . . . . . . . . . . 988
30.3.6 Multiprocessor communication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 989
30.3.7 Parity control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 991
30.3.8 LIN (local interconnection network) mode . . . . . . . . . . . . . . . . . . . . . . 992
30.3.9 USART synchronous mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 994
30.3.10 Single-wire half-duplex communication . . . . . . . . . . . . . . . . . . . . . . . . 996
30.3.11 Smartcard . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 997
30.3.12 IrDA SIR ENDEC block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 999
30.3.13 Continuous communication using DMA . . . . . . . . . . . . . . . . . . . . . . . 1001
30.3.14 Hardware flow control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1003
30.4 USART interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1006
30.5 USART mode configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1007
30.6 USART registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1007
30.6.1 Status register (USART_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1007
30.6.2 Data register (USART_DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1010
30.6.3 Baud rate register (USART_BRR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1010
30.6.4 Control register 1 (USART_CR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1010
30.6.5 Control register 2 (USART_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1013
30.6.6 Control register 3 (USART_CR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1014
30.6.7 Guard time and prescaler register (USART_GTPR) . . . . . . . . . . . . . 1017
30.6.8 USART register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1018
To Next Page
Loading...
Need help?
General
