RM0090 Rev 18 37/1749
RM0090 Contents
39
37.6.2 NAND Flash / PC Card supported memories and transactions . . . . . 1650
37.6.3 Timing diagrams for NAND Flash memory and PC Card . . . . . . . . . 1650
37.6.4 NAND Flash operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1651
37.6.5 NAND Flash prewait functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . 1652
37.6.6 Computation of the error correction code (ECC)
in NAND Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1653
37.6.7 PC Card/CompactFlash operations . . . . . . . . . . . . . . . . . . . . . . . . . . 1654
37.6.8 NAND Flash/PC Card controller registers . . . . . . . . . . . . . . . . . . . . . 1656
37.7 SDRAM controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1663
37.7.1 SDRAM controller main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1663
37.7.2 SDRAM External memory interface signals . . . . . . . . . . . . . . . . . . . . 1663
37.7.3 SDRAM controller functional description . . . . . . . . . . . . . . . . . . . . . . 1664
37.7.4 Low power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1671
37.7.5 SDRAM controller registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1674
37.8 FMC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1680
38 Debug support (DBG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1683
38.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1683
38.2 Reference Arm® documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1684
38.3 SWJ debug port (serial wire and JTAG) . . . . . . . . . . . . . . . . . . . . . . . . 1684
38.3.1 Mechanism to select the JTAG-DP or the SW-DP . . . . . . . . . . . . . . . 1685
38.4 Pinout and debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1685
38.4.1 SWJ debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1686
38.4.2 Flexible SWJ-DP pin assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1686
38.4.3 Internal pull-up and pull-down on JTAG pins . . . . . . . . . . . . . . . . . . . 1687
38.4.4 Using serial wire and releasing the unused debug pins as GPIOs . . 1688
38.5 STM32F4xx JTAG TAP connection . . . . . . . . . . . . . . . . . . . . . . . . . . . 1688
38.6 ID codes and locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1690
38.6.1 MCU device ID code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1690
38.6.2 Boundary scan TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1691
38.6.3 Cortex
®
-M4 with FPU TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1691
38.6.4 Cortex
®
-M4 with FPU JEDEC-106 ID code . . . . . . . . . . . . . . . . . . . . 1691
38.7 JTAG debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1691
38.8 SW debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1693
38.8.1 SW protocol introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1693
38.8.2 SW protocol sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1693
To Next Page
Loading...
Need help?
General
