Xilinx virtex-5 fpga - Page 14

14 www.xilinx.com Virtex-5 FPGA User Guide
UG190 (v5.0) June 19, 2009
FIFO Timing Models and Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
FIFO Timing Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
Case 1: Writing to an Empty FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
Case 2: Writing to a Full or Almost Full FIFO. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
Case 3: Reading From a Full FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
Case 4: Reading From An Empty or Almost Empty FIFO . . . . . . . . . . . . . . . . . . . . . . 155
Case 5: Resetting All Flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
Case 6: Simultaneous Read and Write for Multirate FIFO . . . . . . . . . . . . . . . . . . . . . . 157
FIFO Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
Cascading FIFOs to Increase Depth . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
Connecting FIFOs in Parallel to Increase Width . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
Built-in Error Correction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
ECC Modes Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
Top-Level View of the Block RAM ECC Architecture . . . . . . . . . . . . . . . . . . . . . . . . . 160
Block RAM and FIFO ECC Primitive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
Block RAM and FIFO ECC Port Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
Block RAM and FIFO ECC Attributes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
ECC Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
Standard ECC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
ECC Encode-Only . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
ECC Decode-Only. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
ECC Timing Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
Standard ECC Write Timing (Figure 4-31) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
Standard ECC Read Timing (Figure 4-32). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
Encode-Only ECC Write Timing (Figure 4-31) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
Encode-Only ECC Read Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
Decode-Only ECC Write Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
Decode-Only ECC Read Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
Block RAM ECC Mode Timing Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
Creating a Deliberate Error in a 72-bit Word . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
Creating Eight Parity Bits for a 64-bit Word . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
Inserting a Single or Double Bit Error into a 72-bit Word . . . . . . . . . . . . . . . . . . . . . . 170
Block RAM ECC VHDL and Verilog Templates . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
Legal Block RAM and FIFO Combinations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
Chapter 5: Configurable Logic Blocks (CLBs)
CLB Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
Slice Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
CLB/Slice Configurations. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177
Look-Up Table (LUT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
Storage Elements. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
Distributed RAM and Memory (Available in SLICEM only) . . . . . . . . . . . . . . . . . . . . 180
Read Only Memory (ROM). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
Shift Registers (Available in SLICEM only) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
Multiplexers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
Designing Large Multiplexers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
Fast Lookahead Carry Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198
CLB / Slice Timing Models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
General Slice Timing Model and Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
Timing Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202
Timing Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
Slice Distributed RAM Timing Model and Parameters (Available in SLICEM only)204