ST ST10F276E - Page 13

DocID13284 Rev 2 13/564
UM0404 Contents
24.2.1 Protected power down mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 506
24.2.2 Interruptible power down mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 506
24.3 Stand-by mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 509
24.3.1 Entering stand-by mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 510
24.3.2 Exiting stand-by mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 511
24.3.3 Real time clock and stand-by mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 511
24.4 Output pin status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .511
25 Programmable output clock divider . . . . . . . . . . . . . . . . . . . . . . . . . . 514
26 Register set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 515
26.1 Register description format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 515
26.2 General purpose registers (GPRs) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 516
26.3 Special function registers ordered by name . . . . . . . . . . . . . . . . . . . . . . 517
26.4 Special function registers ordered by address . . . . . . . . . . . . . . . . . . . . 524
26.5 X-Registers ordered by name . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 531
26.6 X-Registers ordered by address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 536
26.7 Flash registers ordered by name . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 541
26.8 Flash registers ordered by address . . . . . . . . . . . . . . . . . . . . . . . . . . . . 541
26.9 Special notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 542
26.10 Identification registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 543
27 System programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 545
27.1 Stack operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 547
27.2 Register banking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 551
27.3 Procedure call entry and exit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 551
27.4 Table searching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 553
27.5 Peripheral control and interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 554
27.6 Floating point support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 554
27.7 Trap / interrupt entry and exit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 554
27.8 Inseparable instruction sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 555
27.9 Overriding the DPP addressing mechanism . . . . . . . . . . . . . . . . . . . . . 555
27.10 Handling the internal Flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 556
27.11 Pits, traps and mines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 558