ST ST10F276E - Page 15

DocID13284 Rev 2 15/564
UM0404 List of tables
List of tables
Table 1. Protected bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Table 2. Segment 8 address range mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Table 3. 512 Kbyte IFlash memory block organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Table 4. 320 Kbyte XFlash memory block organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Table 5. Stack size . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Table 6. Mapping of general purpose registers to RAM addresses . . . . . . . . . . . . . . . . . . . . . . . . . 47
Table 7. Minimum execution times . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Table 8. Stack size . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Table 9. Shift right rounding error evaluation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Table 10. Pointer post-modification combinations for IDXi and Rwn . . . . . . . . . . . . . . . . . . . . . . . . . 85
Table 11. Parallel data move addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Table 12. Limiter output using CoSTORE instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Table 13. MAC register address in CoReg addressing mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Table 14. MAC instruction set summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Table 15. Interrupt and PEC service request sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Table 16. Vector locations and status for hardware traps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Table 17. PEC control register addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
Table 18. Example of software controlled interrupt classes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Table 19. Pins to be used as external interrupt inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Table 20. X-Interrupt detailed mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
Table 21. Trap priorities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Table 22. Port2 alternate functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
Table 23. Port3 alternative functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
Table 24. Port4 alternate functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
Table 25. Port5 alternate functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
Table 26. Port6 alternate functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
Table 27. Port7 alternate functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
Table 28. Port8 alternate functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
Table 29. Summary of dedicated pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
Table 30. Definition of address areas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
Table 31. Status of the external bus interface during EBC idle state . . . . . . . . . . . . . . . . . . . . . . . . 203
Table 32. Definition of XBUS address areas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208
Table 33. GPT1 core timer T3 count direction control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
Table 34. GPT1 timer resolutions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
Table 35. GPT1 core timer T3 (counter mode) input edge selection . . . . . . . . . . . . . . . . . . . . . . . . 221
Table 36. GPT1 core timer T3 (incremental interface mode) input edge selection. . . . . . . . . . . . . . 222
Table 37. GPT1 auxiliary timer (counter mode) input edge selection . . . . . . . . . . . . . . . . . . . . . . . . 226
Table 38. GPT2 core timer T6 count direction control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
Table 39. GPT2 timer resolution. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237
Table 40. GPT2 core timer T6 (counter mode) input edge selection . . . . . . . . . . . . . . . . . . . . . . . . 238
Table 41. GPT2 auxiliary timer (counter mode) input edge selection . . . . . . . . . . . . . . . . . . . . . . . . 240
Table 42. WDTCON bits value on different resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 299
Table 43. WDTREL reload value . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 300
Table 44. Reset events summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 300
Table 45. ST10F276x boot mode selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 303
Table 46. Ranges of timer contents versus BRP value . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317
Table 47. Software topics summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 319
Table 48. Hardware topics summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 320