Cmsemicon CMS32L051 - Page 565

V1.2.2
CMS32L051 User Manual |Chapter 14 Serial interface IICA
www.mcu.com.cn 565 / 703
Figure 14-32 Communication example of a slave device→master device
(Master device: select 8 9 clocks waiting, slave device: select 9 clocks waiting) (3/3)
(3) Data ~ Data ~ Stop Condition
󰪵

master control
IICAn
ACKDn
（ACKdetection）
WTIMn
（8 or 9 clock cycles
waiting）
ACKEn
（ACK
control）
MSTSn
（communicdat
ion state）
STTn
（ST trigger）
SPTn
（SP trigger）
WRELn
（release from
wait）
INTIICAn
（interrupt）
TRCn
（transmit
/reception）
bus
SCLAn(bus)
（Clock line）
SDAAn(bus)
（data line）
slave
IICAn
ACKDn
（ACKdetection）
STDn
（STdetection）
SPDn
（SPdetection）
WTIMn
（8 or 9 clock cycles
waiting）
ACKEn
（ACK control）
MSTSn
（communicdat
ion state）
WRELn
（release from
wait）
INTIICAn
（interrupt）
TRCn
（transmit
/reception）
H
H
L
：slave device waits
：master device and slave device waits
L
D167
D166 D165
D164 D163
D162 D161
D160
D150
stop condition
：master device waits
NACK
L
L
ACK
note3
󰪱
󰪰

󰪳
󰪶
󰪴
note1
note
1

󰪲
󰪸
note 2
󰪷
note1, 4
note 4
Note 1. To release the wait, the IICAn must be set to "FFH" or the WRELn bit must be set.