Cmsemicon CMS32L051 - Page 563

V1.2.2
CMS32L051 User Manual |Chapter 14 Serial interface IICA
www.mcu.com.cn 563 / 703
Figure 14-32 Communication example of a slave device→master device
(Master device: select 8 clocks of waiting, slave device: select 9 clocks of waiting) (2/3).
(2) Address ~ Data ~ Data

note1


master control
IICAn
ACKDn
（ACKdetection）
WTIMn
（8 or 9 clock cycles
waiting）
ACKEn
（ACK
control）
MSTSn
（communicdat
ion state）
STTn
（ST trigger）
H
SPTn
（SP trigger）
L
WRELn
（release from
wait）
INTIICAn
（interrupt）
TRCn
（transmit
/reception）
bus
SCLAn(bus)
（Clock line）
SDAAn(bus)
（data line）
slave
IICAn
ACKDn
（ACKdetection）
STDn
（STdetection）
SPDn
（SPdetection）
WTIMn
（8 or 9 clock cycles
waiting）
ACKEn
（ACK control）
MSTSn
（communicdat
ion state）
WRELn
（release from
wait）
INTIICAn
（interrupt）
TRCn
（transmit
/reception）
H
H
L
H
：slave device waits
：master device and slave device waits
H
L
L
D17
D16 D15
D14
D13
D12 D11
D10
L

ACK

D27
note1

ACK
L
󰪰
Ｒ
note2 note2


󰪱
：master device waits
Note 1. To release the master from waiting during reception, the IICAn must be set to "FFH" or the WRELn bit must be
set.
2. To release the slave from waiting during transmission, you must write data to the IICAn
instead of setting the WRELn bit.