RM0390 Rev 4 175/1328
RM0390 Reset and clock control (RCC)
175
Refer to Section 2.2.2: Memory map and register boundary addresses for the register
boundary addresses.
0x78
Reserved
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Reset value
0x7C
Reserved
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Reset value
0x80
RCC_SS
CGR
SSCGEN
SPREADSEL
Res.
Res.
INCSTEP MODPER
Reset value 00 0000000000000000000000000000
0x84
RCC_PLLI2
SCFGR
Res.
PLLI2SR
[2:0]
PLLI2SQ
[3:0]
Res.
Res.
Res.
Res.
Res.
Res.
PLLI
2SP
[1:0]
Res.
PLLI2SN[8:0] PLLI2SM[5:0]
Reset value 0100100 00 011000000010000
0x88
RCC_PLL
SAI
CFGR
Res.
PLLSAIR
[2:0]
PLLSAIQ
[3:0]
Res.
Res.
Res.
Res.
Res.
Res.
PLLSAIP[1:0]
Res.
PLLSAIN[8:0] PLLSAIM[5:0]
Reset value 0100100 00 011000000000000
0x8C
RCC_DCK
CFGR
Res.
Res.
Res.
I2S2SRC[1:0]
I2S1SRC[1:0]
TIMPRE
SAI2SCR[1:0]
SAI1SCR[1:0]
Res.
Res.
Res.
Res.
Res.
Res.
Res.
PLLSAIDIVQ
[4:0]
Res.
Res.
Res.
PLLI2SDIVQ
[4:0]
Reset value 000000000 00000 00000
0x90
RCC_CK
GATENR
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
RCC_CKEN
FLITF_CKEN
SRAM_CKEN
SPARE_CKEN
CM4DBG_CKEN
AHB2APB2_CKEN
AHB2APB1_CKEN
Reset value 0000000
0x94
RCC_DCK
CFGR2
Res.
Res.
SPDIFRXSEL
SDIOSEL
CK48MSEL
CECSEL
Res.
Res.
FMP
I2C1
SEL
[1:0]
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Res.
Reset value 0 0 0 0 0 0
Table 21. RCC register map and reset values (continued)
Addr.
offset
Register
name
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
To Next Page
Loading...
Need help?
General
