NXP Semiconductors PXN2020 - 8.3.2.55 SIU_DSPIAH;L Select Register for DSPI_A (SIU_DSPIAHLA)

System Integration Unit (SIU)
PXN20 Microcontroller Reference Manual, Rev. 1
Freescale Semiconductor 8-63
8.3.2.55 SIU_DSPIAH/L Select Register for DSPI_A (SIU_DSPIAHLA)
The SIU_DSPIAHLA register enables the data path from the Masked Serial GPO register for DSPI_A to
the equivalent bit position in the DSPI_A channel frame.
Offset: SIU_BASE + 0x0D44 Access: User read/write
0123456789101112131415
R
EMIOS
31
EMIOS
30
EMIOS
29
EMIOS
28
EMIOS
27
EMIOS
26
EMIOS
25
EMIOS
24
EMIOS
23
EMIOS
22
EMIOS
21
EMIOS
20
EMIOS
19
EMIOS
18
EMIOS
17
EMIOS
16
W
Reset0000000000000000
16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31
R
EMIOS
15
EMIOS
14
EMIOS
13
EMIOS
12
EMIOS
11
EMIOS
10
EMIOS
9
EMIOS
8
EMIOS
7
EMIOS
6
EMIOS
5
EMIOS
4
EMIOS
3
EMIOS
2
EMIOS
1
EMIOS
0
W
Reset0000000000000000
Figure 8-62. SIU_EMIOSA Select Register for DSPI_A (SIU_EMIOSA)
Table 8-41. SIU_EMIOSA Field Descriptions
Field Description
EMIOSn eMIOS Channel Enable.
0 This eMIOS channel is not enabled.
1 This eMIOS channel is enabled.
Offset: SIU_BASE + 0x0D48 Access: User read/write
0123456789101112131415
R
DSPI
AH
31
DSPI
AH
30
DSPI
AH
29
DSPI
AH
28
DSPI
AH
27
DSPI
AH
26
DSPI
AH
25
DSPI
AH
24
DSPI
AH
23
DSPI
AH
22
DSPI
AH
21
DSPI
AH
20
DSPI
AH
19
DSPI
AH
18
DSPI
AH
17
DSPI
AH
16
W
Reset0000000000000000
16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31
R
DSPI
AL
15
DSPI
AL
14
DSPI
AL
13
DSPI
AL
12
DSPI
AL
11
DSPI
AL
10
DSPI
AL
9
DSPI
AL
8
DSPI
AL
7
DSPI
AL
6
DSPI
AL
5
DSPI
AL
4
DSPI
AL
3
DSPI
AL
2
DSPI
AL
1
DSPI
AL
0
W
Reset0000000000000000
Figure 8-63. SIU_DSPIAH/L Select Register for DSPI_A (SIU_DSPIAHLA)
Table 8-42. SIU_DSPIAHLA Field Descriptions
Field Description
DSPIAHn Data Path Enable for DSPI_A High.
0 Data path disabled to DSPI_A High.
1 Data path enabled to DSPI_A High.
DSPIALn Data Path Enable for DSPI_A Low.
0 Data path disabled to DSPI_A Low.
1 Data path enabled to DSPI_A Low.