NXP Semiconductors PXN2020 - 8.3.2.60 eMIOS Select Register for DSPI_D (SIU_EMIOSD)

System Integration Unit (SIU)
PXN20 Microcontroller Reference Manual, Rev. 1
8-66 Freescale Semiconductor
8.3.2.60 eMIOS Select Register for DSPI_D (SIU_EMIOSD)
The SIU_EMIOSD register selects the output serialized source for the DSPI_D channel.
Offset: SIU_BASE + 0x0D68 Access: User read/write
0123456789101112131415
R
DSPI
CH
31
DSPI
CH
30
DSPI
CH
29
DSPI
CH
28
DSPI
CH
27
DSPI
CH
26
DSPI
CH
25
DSPI
CH
24
DSPI
CH
23
DSPI
CH
22
DSPI
CH
21
DSPI
CH
20
DSPI
CH
19
DSPI
CH
18
DSPI
CH
17
DSPI
CH
16
W
Reset0000000000000000
16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31
R
DSPI
CL
15
DSPI
CL
14
DSPI
CL
13
DSPI
CL
12
DSPI
CL
11
DSPI
CL
10
DSPI
CL
9
DSPI
CL
8
DSPI
CL
7
DSPI
CL
6
DSPI
CL
5
DSPI
CL
4
DSPI
CL
3
DSPI
CL
2
DSPI
CL
1
DSPI
CL
0
W
Reset0000000000000000
Figure 8-67. SIU_DSPICH/L Select Register for DSPI_C (SIU_DSPICHLC)
Table 8-46. SIU_DSPICHLC Field Descriptions
Field Description
DSPICHn Data Path Enable for DSPI_C High.
0 Data path disabled to DSPI_C High.
1 Data path enabled to DSPI_C High.
DSPICLn Data Path Enable for DSPI_C Low.
0 Data path disabled to DSPI_C Low.
1 Data path enabled to DSPI_C Low.
Offset: SIU_BASE + 0x0D74 Access: User read/write
0123456789101112131415
R
EMIOS
31
EMIOS
30
EMIOS
29
EMIOS
28
EMIOS
27
EMIOS
26
EMIOS
25
EMIOS
24
EMIOS
23
EMIOS
22
EMIOS
21
EMIOS
20
EMIOS
19
EMIOS
18
EMIOS
17
EMIOS
16
W
Reset0000000000000000
16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31
R
EMIOS
15
EMIOS
14
EMIOS
13
EMIOS
12
EMIOS
11
EMIOS
10
EMIOS
9
EMIOS
8
EMIOS
7
EMIOS
6
EMIOS
5
EMIOS
4
EMIOS
3
EMIOS
2
EMIOS
1
EMIOS
0
W
Reset0000000000000000
Figure 8-68. eMIOS Select Register for DSPI_D (SIU_EMIOSD)
Table 8-47. SIU_EMIOSD Field Descriptions
Field Description
EMIOSn eMIOS Channel Enable.
0 This eMIOS channel is not enabled.
1 This eMIOS channel is enabled.