RM0016 Contents
Doc ID 14587 Rev 8 15/449
24.2 ADC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 411
24.3 ADC extended features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 411
24.4 ADC pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 414
24.5 ADC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 414
24.5.1 ADC on-off control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 414
24.5.2 ADC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 414
24.5.3 Channel selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 415
24.5.4 Conversion modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 415
24.5.5 Overrun flag . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 416
24.5.6 Analog watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 417
24.5.7 Conversion on external trigger . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 418
24.5.8 Analog zooming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 418
24.5.9 Timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 418
24.6 ADC low power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 420
24.7 ADC interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 420
24.8 Data alignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 423
24.9 Reading the conversion result . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 423
24.10 Schmitt trigger disable registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424
24.11 ADC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 425
24.11.1 ADC data buffer register x high (ADC_DBxRH) (x=0..7 or 0..9 ) . . . . . 425
24.11.2 ADC data buffer register x low (ADC_DBxRL) (x=or 0..7 or 0..9) . . . . 426
24.11.3 ADC control/status register (ADC_CSR) . . . . . . . . . . . . . . . . . . . . . . . 427
24.11.4 ADC configuration register 1 (ADC_CR1) . . . . . . . . . . . . . . . . . . . . . . 428
24.11.5 ADC configuration register 2 (ADC_CR2) . . . . . . . . . . . . . . . . . . . . . . 429
24.11.6 ADC configuration register 3 (ADC_CR3) . . . . . . . . . . . . . . . . . . . . . . 430
24.11.7 ADC data register high (ADC_DRH) . . . . . . . . . . . . . . . . . . . . . . . . . . 431
24.11.8 ADC data register low (ADC_DRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . 431
24.11.9 ADC Schmitt trigger disable register high (ADC_TDRH) . . . . . . . . . . . 432
24.11.10 ADC Schmitt trigger disable register low (ADC_TDRL) . . . . . . . . . . . . 432
24.11.11 ADC high threshold register high (ADC_HTRH) . . . . . . . . . . . . . . . . . 433
24.11.12 ADC high threshold register low (ADC_HTRL) . . . . . . . . . . . . . . . . . . 433
24.11.13 ADC low threshold register high (ADC_LTRH) . . . . . . . . . . . . . . . . . . 434
24.11.14 ADC low threshold register low (ADC_LTRL) . . . . . . . . . . . . . . . . . . . 434
24.11.15 ADC watchdog status register high (ADC_AWSRH) . . . . . . . . . . . . . . 435
24.11.16 ADC watchdog status register low (ADC_AWSRL) . . . . . . . . . . . . . . . 435
24.11.17 ADC watchdog control register high (ADC_AWCRH) . . . . . . . . . . . . . 436
To Next Page
Loading...
Need help?
General
