ST STM8S - Revision History

List of figures RM0016
22/449 Doc ID 14587 Rev 8
Figure 145. Transmit mailbox states . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 370
Figure 146. Receive FIFO states . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 371
Figure 147. 32-bit filter bank configuration (FSCx bits = 0b11 in CAN_FCRx register) . . . . . . . . . . . . 374
Figure 148. 16-bit filter bank configuration (FSCx bits = 0b10 in CAN_FCRx register) . . . . . . . . . . . . 374
Figure 149. 16/8-bit filter bank configuration (FSCx bits = 0b01 in CAN_FCRx register) . . . . . . . . . . 375
Figure 150. 8-bit filter bank configuration (FSCx bits = 0b00 in CAN_FCRx register) . . . . . . . . . . . . . 375
Figure 151. Filter banks configured as in the example in Table 64. . . . . . . . . . . . . . . . . . . . . . . . . . . 377
Figure 152. CAN error state diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 380
Figure 153. Bit timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 381
Figure 154. CAN frames . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 382
Figure 155. Event flags and interrupt generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 383
Figure 156. CAN register mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 407
Figure 157. CAN page mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 408
Figure 158. ADC1 block diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 412
Figure 159. ADC2 block diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 413
Figure 160. Analog watchdog guarded area . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 417
Figure 161. Timing diagram in single mode (CONT = 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 419
Figure 162. Timing diagram in continuous mode (CONT = 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 419
Figure 163. Right alignment of data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 423
Figure 164. Left alignment of data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 423