Contents RM0367
8/1043 RM0367 Rev 7
7.3.8 GPIO reset register (RCC_IOPRSTR) . . . . . . . . . . . . . . . . . . . . . . . . . 198
7.3.9 AHB peripheral reset register (RCC_AHBRSTR) . . . . . . . . . . . . . . . . 199
7.3.10 APB2 peripheral reset register (RCC_APB2RSTR) . . . . . . . . . . . . . . 200
7.3.11 APB1 peripheral reset register (RCC_APB1RSTR) . . . . . . . . . . . . . . 201
7.3.12 GPIO clock enable register (RCC_IOPENR) . . . . . . . . . . . . . . . . . . . . 204
7.3.13 AHB peripheral clock enable register (RCC_AHBENR) . . . . . . . . . . . 205
7.3.14 APB2 peripheral clock enable register (RCC_APB2ENR) . . . . . . . . . . 207
7.3.15 APB1 peripheral clock enable register (RCC_APB1ENR) . . . . . . . . . . 209
7.3.16 GPIO clock enable in Sleep mode register (RCC_IOPSMENR) . . . . . 212
7.3.17 AHB peripheral clock enable in Sleep mode
register (RCC_AHBSMENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
7.3.18 APB2 peripheral clock enable in Sleep mode
register (RCC_APB2SMENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
7.3.19 APB1 peripheral clock enable in Sleep mode
register (RCC_APB1SMENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
7.3.20 Clock configuration register (RCC_CCIPR) . . . . . . . . . . . . . . . . . . . . . 217
7.3.21 Control/status register (RCC_CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
7.3.22 RCC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
8 Clock recovery system (CRS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226
8.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226
8.2 CRS main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226
8.3 CRS implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226
8.4 CRS functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
8.4.1 CRS block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
8.4.2 Synchronization input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
8.4.3 Frequency error measurement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228
8.4.4 Frequency error evaluation and automatic trimming . . . . . . . . . . . . . . 229
8.4.5 CRS initialization and configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
RELOAD value . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .229
FELIM value . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .230
8.5 CRS low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 230
8.6 CRS interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 230
8.7 CRS registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
8.7.1 CRS control register (CRS_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
8.7.2 CRS configuration register (CRS_CFGR) . . . . . . . . . . . . . . . . . . . . . . 232
8.7.3 CRS interrupt and status register (CRS_ISR) . . . . . . . . . . . . . . . . . . . 233
To Next Page
Loading...
Need help?
General
