Contents RM0444
32/1390 RM0444 Rev 5
34.4.3 LPUART character description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1090
34.4.4 LPUART FIFOs and thresholds . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1091
34.4.5 LPUART transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1092
34.4.6 LPUART receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1095
34.4.7 LPUART baud rate generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1099
34.4.8 Tolerance of the LPUART receiver to clock deviation . . . . . . . . . . . . 1100
34.4.9 LPUART multiprocessor communication . . . . . . . . . . . . . . . . . . . . . . 1101
34.4.10 LPUART parity control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1103
34.4.11 LPUART single-wire Half-duplex communication . . . . . . . . . . . . . . . 1104
34.4.12 Continuous communication using DMA and LPUART . . . . . . . . . . . . 1104
34.4.13 RS232 Hardware flow control and RS485 Driver Enable . . . . . . . . . 1107
34.4.14 LPUART low-power management . . . . . . . . . . . . . . . . . . . . . . . . . . . 1109
34.5 LPUART in low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1112
34.6 LPUART interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1113
34.7 LPUART registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1114
34.7.1 LPUART control register 1 [alternate] (LPUART_CR1) . . . . . . . . . . . 1114
34.7.2 LPUART control register 1 [alternate] (LPUART_CR1) . . . . . . . . . . . 1117
34.7.3 LPUART control register 2 (LPUART_CR2) . . . . . . . . . . . . . . . . . . . 1120
34.7.4 LPUART control register 3 (LPUART_CR3) . . . . . . . . . . . . . . . . . . . 1122
34.7.5 LPUART baud rate register (LPUART_BRR) . . . . . . . . . . . . . . . . . . 1125
34.7.6 LPUART request register (LPUART_RQR) . . . . . . . . . . . . . . . . . . . . 1126
34.7.7 LPUART interrupt and status register [alternate] (LPUART_ISR) . . . 1126
34.7.8 LPUART interrupt and status register [alternate] (LPUART_ISR) . . . 1131
34.7.9 LPUART interrupt flag clear register (LPUART_ICR) . . . . . . . . . . . . 1134
34.7.10 LPUART receive data register (LPUART_RDR) . . . . . . . . . . . . . . . . 1135
34.7.11 LPUART transmit data register (LPUART_TDR) . . . . . . . . . . . . . . . . 1135
34.7.12 LPUART prescaler register (LPUART_PRESC) . . . . . . . . . . . . . . . . 1136
34.7.13 LPUART register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1137
35 Serial peripheral interface / integrated interchip sound (SPI/I2S) . 1139
35.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1139
35.2 SPI main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1139
35.3 I2S main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1140
35.4 SPI/I2S implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1140
35.5 SPI functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1141
35.5.1 General description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1141
To Next Page
Loading...
