ST STM32G0 1 Series

Contents RM0444
38/1390 RM0444 Rev 5
40.3.2 SW-DP pin assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1366
40.3.3 Internal pull-up & pull-down on SWD pins . . . . . . . . . . . . . . . . . . . . . 1367
40.4 ID codes and locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1367
40.5 SWD port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1367
40.5.1 SWD protocol introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1367
40.5.2 SWD protocol sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1367
40.5.3 SW-DP state machine (reset, idle states, ID code) . . . . . . . . . . . . . . 1368
40.5.4 DP and AP read/write accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1369
40.5.5 SW-DP registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1369
40.5.6 SW-AP registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1370
40.6 Core debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1371
40.7 BPU (Break Point Unit) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1371
40.7.1 BPU functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1372
40.8 DWT (Data Watchpoint) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1372
40.8.1 DWT functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1372
40.8.2 DWT Program Counter Sample Register . . . . . . . . . . . . . . . . . . . . . . 1372
40.9 MCU debug component (DBG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1372
40.9.1 Debug support for low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . 1372
40.9.2 Debug support for timers, watchdog and I
2
C . . . . . . . . . . . . . . . . . . . 1373
40.10 DBG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1373
40.10.1 DBG device ID code register (DBG_IDCODE) . . . . . . . . . . . . . . . . . 1373
40.10.2 DBG configuration register (DBG_CR) . . . . . . . . . . . . . . . . . . . . . . . 1374
40.10.3 DBG APB freeze register 1 (DBG_APB_FZ1) . . . . . . . . . . . . . . . . . . 1374
40.10.4 DBG APB freeze register 2 (DBG_APB_FZ2) . . . . . . . . . . . . . . . . . . 1376
40.10.5 DBG register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1377
41 Device electronic signature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1379
41.1 Unique device ID register (96 bits) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1379
41.2 Flash memory size data register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1380
41.3 Package data register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1380
42 Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1382