Contents RM0444
6/1390 RM0444 Rev 5
5.4.8 Clock interrupt clear register (RCC_CICR) . . . . . . . . . . . . . . . . . . . . . 189
5.4.9 I/O port reset register (RCC_IOPRSTR) . . . . . . . . . . . . . . . . . . . . . . . 190
5.4.10 AHB peripheral reset register (RCC_AHBRSTR) . . . . . . . . . . . . . . . . 190
5.4.11 APB peripheral reset register 1 (RCC_APBRSTR1) . . . . . . . . . . . . . . 191
5.4.12 APB peripheral reset register 2 (RCC_APBRSTR2) . . . . . . . . . . . . . . 194
5.4.13 I/O port clock enable register (RCC_IOPENR) . . . . . . . . . . . . . . . . . . 196
5.4.14 AHB peripheral clock enable register (RCC_AHBENR) . . . . . . . . . . . 197
5.4.15 APB peripheral clock enable register 1 (RCC_APBENR1) . . . . . . . . . 198
5.4.16 APB peripheral clock enable register 2(RCC_APBENR2) . . . . . . . . . . 201
5.4.17 I/O port in Sleep mode clock enable register (RCC_IOPSMENR) . . . 202
5.4.18 AHB peripheral clock enable in Sleep/Stop mode register
(RCC_AHBSMENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
5.4.19 APB peripheral clock enable in Sleep/Stop mode register 1
(RCC_APBSMENR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
5.4.20 APB peripheral clock enable in Sleep/Stop mode register 2
(RCC_APBSMENR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208
5.4.21 Peripherals independent clock configuration register (RCC_CCIPR) . 209
5.4.22 Peripherals independent clock configuration register 2
(RCC_CCIPR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
5.4.23 RTC domain control register (RCC_BDCR) . . . . . . . . . . . . . . . . . . . . . 213
5.4.24 Control/status register (RCC_CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
5.4.25 RCC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
6 Clock recovery system (CRS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
6.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
6.2 CRS main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
6.3 CRS implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
6.4 CRS functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
6.4.1 CRS block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
6.4.2 Synchronization input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
6.4.3 Frequency error measurement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
6.4.4 Frequency error evaluation and automatic trimming . . . . . . . . . . . . . . 224
6.4.5 CRS initialization and configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
6.5 CRS low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
6.6 CRS interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
6.7 CRS registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226
6.7.1 CRS control register (CRS_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226
To Next Page
Loading...
Need help?
General
