Contents RM0351
12/1693 DocID024597 Rev 3
14.6.1 External memory interface signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . 386
14.6.2 NAND Flash supported memories and transactions . . . . . . . . . . . . . . 388
14.6.3 Timing diagrams for NAND Flash memory . . . . . . . . . . . . . . . . . . . . . 388
14.6.4 NAND Flash operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 389
14.6.5 NAND Flash prewait functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . 390
14.6.6 Computation of the error correction code (ECC)
in NAND Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 391
14.6.7 NAND Flashcontroller registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 392
14.7 FMC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 398
15 Quad-SPI interface (QUADSPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 400
15.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 400
15.2 QUADSPI main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 400
15.3 QUADSPI functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 400
15.3.1 QUADSPI block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 400
15.3.2 QUADSPI Command sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 401
15.3.3 QUADSPI signal interface protocol modes . . . . . . . . . . . . . . . . . . . . . 403
15.3.4 QUADSPI indirect mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 404
15.3.5 QUADSPI status flag polling mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 406
15.3.6 QUADSPI memory-mapped mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 407
15.3.7 QUADSPI Flash memory configuration . . . . . . . . . . . . . . . . . . . . . . . . 407
15.3.8 QUADSPI delayed data sampling . . . . . . . . . . . . . . . . . . . . . . . . . . . . 408
15.3.9 QUADSPI configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 408
15.3.10 QUADSPI usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 408
15.3.11 Sending the instruction only once . . . . . . . . . . . . . . . . . . . . . . . . . . . . 410
15.3.12 QUADSPI error management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 410
15.3.13 QUADSPI busy bit and abort functionality . . . . . . . . . . . . . . . . . . . . . . 411
15.3.14 nCS behavior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 411
15.4 QUADSPI interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 413
15.5 QUADSPI registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 414
15.5.1 QUADSPI control register (QUADSPI_CR) . . . . . . . . . . . . . . . . . . . . . 414
15.5.2 QUADSPI device configuration register (QUADSPI_DCR) . . . . . . . . . 416
15.5.3 QUADSPI status register (QUADSPI_SR) . . . . . . . . . . . . . . . . . . . . . 417
15.5.4 QUADSPI flag clear register (QUADSPI_FCR) . . . . . . . . . . . . . . . . . . 418
15.5.5 QUADSPI data length register (QUADSPI_DLR) . . . . . . . . . . . . . . . . 419
15.5.6 QUADSPI communication configuration register (QUADSPI_CCR) . . 419
15.5.7 QUADSPI address register (QUADSPI_AR) . . . . . . . . . . . . . . . . . . . . 421
To Next Page
Loading...
Need help?
General
