NXP Semiconductors MPC5566 - Page 41

MPC5566 Reference Manual, Rev. 2
xxx Freescale Semiconductor
16.3.2.2.3Configure the EBI for External Boot—Single Master with no Arbitration
16-9
16.3.2.2.4Configure the EBI for External Boot with External Arbitration Mode . .
16-9
16.3.2.2.5Read the Reset Configuration Halfword . . . . . . . . . . . . . . . . . . . . 16-11
16.3.2.3 Serial Boot Mode Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-11
16.3.2.3.1Serial Boot Mode MMU and EBI Configuration . . . . . . . . . . . . . 16-11
16.3.2.3.2Serial Boot Mode FlexCAN and eSCI Configuration . . . . . . . . . . 16-12
16.3.2.3.3Download Process for FlexCAN Serial Boot Mode . . . . . . . . . . . 16-14
16.3.2.3.4eSCI Serial Boot Mode Download Process . . . . . . . . . . . . . . . . . . 16-17
16.3.3 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-19
Chapter 17
Enhanced Modular Input/Output Subsystem (eMIOS)
17.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-1
17.1.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-3
17.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-3
17.1.3 eMIOS Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-4
17.1.3.1 Unified Channel Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-4
17.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-5
17.2.1 External Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-5
17.2.1.1 Output Disable Input—eMIOS Output Disable Input Signals . . . . . . . . . . . 17-6
17.3 Memory Map/Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-6
17.3.1 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-8
17.3.1.1 eMIOS Module Configuration Register (EMIOS_MCR) . . . . . . . . . . . . . . . 17-8
17.3.1.2 eMIOS Global Flag Register (EMIOS_GFR) . . . . . . . . . . . . . . . . . . . . . . . . 17-9
17.3.1.3 eMIOS Output Update Disable Register (EMIOS_OUDR) . . . . . . . . . . . . 17-10
17.3.1.4 eMIOS Channel A Data Register (EMIOS_CADRn) . . . . . . . . . . . . . . . . . 17-11
17.3.1.5 eMIOS Channel B Data Register (EMIOS_CBDRn) . . . . . . . . . . . . . . . . . 17-11
17.3.1.6 eMIOS Channel Counter Register (EMIOS_CCNTRn) . . . . . . . . . . . . . . . 17-13
17.3.1.7 eMIOS Channel Control Register (EMIOS_CCRn) . . . . . . . . . . . . . . . . . . 17-13
17.3.1.8 eMIOS Channel Status Register (EMIOS_CSRn) . . . . . . . . . . . . . . . . . . . . 17-21
17.3.1.9 eMIOS Alternate Address Register (EMIOS_ALTAn) . . . . . . . . . . . . . . . . 17-22
17.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-22
17.4.1 Bus Interface Unit (BIU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-23
17.4.1.1 Effect of Freeze on the BIU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-23
17.4.2 STAC Client Submodule . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-23
17.4.2.1 Effect of Freeze on the STAC Client Submodule . . . . . . . . . . . . . . . . . . . . 17-24
17.4.3 Global Clock Prescaler Submodule (GCP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-24
17.4.4 Unified Channel (UC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-25
17.4.4.1 Programmable Input Filter (PIF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-27
17.4.4.2 Clock Prescaler (CP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-28
17.4.4.3 Effect of Freeze on a Unified Channel . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-28
17.4.4.4 Unified Channel Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-28
17.4.4.4.1General Purpose Input/Output Mode (GPIO) . . . . . . . . . . . . . . . . 17-29